在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3178|回复: 8

[求助] XILINX FPGA复位

[复制链接]
发表于 2016-12-19 10:57:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 黎释注册 于 2016-12-19 10:58 编辑

请教大家一个关于FPGA复位问题,对于代码中常编写的always @ (posedge clk or negedge rst_n)中的rst_n是连接外部复位引脚的吧,
但是从我这电路图中看,并没有连rst_n管脚,只有一个外部管脚连接到 PROGRAM_B_2管脚,
问题:
rst.PNG

1,这个管脚输入不需要写入语言代码中吧?(我给分配管脚时,无法锁定);
2,是不是意味着这没有外部复位,所以就不能使用rst_n?
发表于 2016-12-19 13:24:46 | 显示全部楼层
这个得看PROGB是否连接到FPGA芯片的IO上吧,你这个图也看不出来是否连接到FPGA芯片的IO上啊,如果连接上那管脚应该就能锁定吧
发表于 2016-12-19 13:29:12 | 显示全部楼层
win10终于可以完美支持啦!!亲测!
发表于 2016-12-19 14:50:32 | 显示全部楼层
这是两个概念吧,你的原理图上FPGA_RST是上电以后自动下载FPGA的bitfile,而我们逻辑里面用的reset是给内部逻辑用的,一般需要外面定义一个根pin。
 楼主| 发表于 2016-12-20 08:33:24 | 显示全部楼层
回复 2# 林间醉梦


谢谢!   图中U22是FPGA芯片,连接的是专用管脚PROGRAM_B_2。专用复位管脚,无法锁定.
 楼主| 发表于 2016-12-20 08:35:21 | 显示全部楼层
回复 4# MTTS


   恩,谢谢你,我这样理解,那个是专用复位管脚,不要语言描述,如果外部没有其他复位管脚,那就不能使用RST_N,是这样的吧
 楼主| 发表于 2016-12-20 08:36:27 | 显示全部楼层
回复 3# systemvue123


   666
发表于 2016-12-20 09:15:54 | 显示全部楼层
回复 1# 黎释注册


   学习到了。。。
发表于 2017-1-14 22:59:26 | 显示全部楼层
program_b是上电加载程序的复位,拉低一次FPGa就重新加载一次配置文件
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-4 16:32 , Processed in 0.022107 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表