EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 296 297 298 299300301 302 303 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 在ISE中初始化ROM遇到的问题(coe和mif文件) ...2	fanny_haiyun 2014-12-23	1010227	zhrui 2016-12-3 09:53
[求助] 关于时钟管理模块内部的复位信号的处理风格	zsftm 2016-12-1	32668	zsftm 2016-12-2 20:26
[求助] FPGA里面怎么处理signed与unsigned相加的问题呢？	GreatGBL 2016-12-1	52554	daneast 2016-12-2 16:57
[求助] FPGA 双口RAM 读地址 ...2	张阿俊 2016-4-21	105208	b10107009 2016-12-2 14:33
[REQ]"Winning the SoC Revolution: Experiences in Real Design"	boor007 2003-10-24	24589	allen.comm 2016-12-2 12:35
[求助] Ubuntu下安装synplify的问题	azzzztec 2016-12-2	02482	azzzztec 2016-12-2 11:52
[求助] VCS软件使用问题	尹风 2016-11-30	22135	尹风 2016-12-1 22:44
[讨论] 前端做到啥程度后端才不会过来吵啊 ...2	y3rike 2013-1-22	149672	geff 2016-12-1 10:17
[讨论] 需要对500KHZ的信号做时钟数据恢复该如何实现？	yoiky 2013-4-11	63314	fascinate_lyd 2016-12-1 09:29
[求助] FFT IP核输出为高阻态为啥	hgbest 2015-4-4	54306	jj148 2016-11-30 15:41
[求助] VIVAO如何用DDS IP核生成一个正弦波？	hqlingo 2016-11-29	12812	hqlingo 2016-11-30 13:40
[求助] 请教用modelsim生成saif文件进行功耗分析 ...2	rodgersli 2010-5-21	1010792	juneshang 2016-11-30 13:14
[求助] 请问这里有木有做数字滤波器的大神啊？ ...2	艾克0928 2016-9-27	116027	yf869778412 2016-11-30 11:18
[资料] 求教！代码编译产生了latch ...2	freebigfish 2016-11-23	104306	494576295 2016-11-29 21:38
[求助] ise问题求助	1252005989 2016-11-21	22224	494576295 2016-11-29 21:13
[求助] synplify综合后的报告能看到延时、面积和功耗吗？？？	tastya 2016-11-22	12139	shiyinjita 2016-11-29 20:17
[求助] SRIO外环问题，请大神帮忙	hqlingo 2016-11-29	01985	hqlingo 2016-11-29 16:19
[求助] 有谁知道 “I/O量采集” 具体指什么？	YYFFLLMMNN 2016-11-29	31889	twxt 2016-11-29 13:42
[求助] modelsim仿真altera中的PLL错误	天怒法师 2016-11-29	02266	天怒法师 2016-11-29 11:49
[求助] Modelsim仿真时卡住！ ...2	zhuyuxiong 2012-6-13	1211609	萝小小卜 2016-11-29 11:09
[求助] ARM与FPGA之间传输数据	黎释注册 2016-11-26	52419	anpingbo 2016-11-29 09:13
[讨论] 有没有用过catapult的？	karaisan 2014-2-13	33014	mekamil 2016-11-29 02:31
[求助] Design Ware 中的sram 问题	yangxueboily 2016-11-28	02296	yangxueboily 2016-11-28 20:55
[求助] Verilog的对数，取整操作？ ...2	goldenmelon 2010-4-28	1311813	hjacky2010 2016-11-28 16:57
modelsim和matlab仿真出的结果，谁能帮忙解释一下哦。。	xpxu 2009-6-1	84973	guoyp2017ic 2016-11-28 16:23
[讨论] 关于一些UART代码与异步信号同步化的疑问？	YYFFLLMMNN 2016-10-27	83148	anpingbo 2016-11-28 12:53
[求助] ZYNQ怎么修改PHY的初始化配置	一语奔驰 2016-11-25	22990	Betterman1 2016-11-28 12:38
[求助] QUARTUS 中重新编译的话，手动布线的结果会消失，怎么办	djqlyy 2016-11-22	31913	djqlyy 2016-11-28 11:04
[求助] 有没有可能使用非阻塞赋值, 简单生成随机数(非伪随机),sorry写错了?	yangwenguan 2016-11-25	22294	yangwenguan 2016-11-28 09:11
[求助] quartus中已经设定成差分对的引脚,能否获取差分对的对地电压值? 谢谢! - [悬赏 100 信元资产]	yangwenguan 2016-11-18	12732	yangwenguan 2016-11-28 09:10
PCIexpress 开发的一些重要资源信息 ...2 3 4	alamoo 2007-2-11	3112063	电子悟空 2016-11-27 18:45
[求助] 准备下载程序时点programmer时卡住了	luwenhuei1 2016-11-25	12439	luwenhuei1 2016-11-26 17:15
[讨论] XILINX tri-mode ethernet的调用	谁枫而飘 2016-11-26	01482	谁枫而飘 2016-11-26 14:06
[求助] altera的FPGA管脚默认设置为2.5v电平但实测是3.3V - [已解决]	bush009 2016-11-23	37452	zhangbinsniper 2016-11-26 10:40
[求助] 关于I2C测试里面的上拉问题 ...2	thvvsherry 2016-11-24	116681	thvvsherry 2016-11-25 21:43

1 ... 296 297 298 299300301 302 303 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1