数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31066|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 296 297 298 299300301 302 303 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 上海澜起科技如何	红枫 2016-10-14	23899	lei619lei 2016-11-7 21:35
[求助] 怎样控制altera的以太网IP核呢？	shenqixian 2015-1-18	44121	荒漠小草 2016-11-7 14:19
[其它] 有谁比较懂Xilinx中的BUFGMUX原语	fanny_haiyun 2014-8-21	912175	jerrycao 2016-11-7 11:06
[求助] 同步FIFO数据延迟1t设计问题	a4g5i6 2016-11-7	01951	a4g5i6 2016-11-7 02:55
[求助] signalTap采集数据不准确的问题	slice 2016-10-27	53261	冲出藩篱 2016-11-6 17:13
[讨论] FPGA现在是不是挺火的？遇到好多学习的	bjxydedu118 2016-11-5	22409	爱吃饭的鱼 2016-11-5 20:52
[求助] 突然想听听大家关于ise和quartusII的讨论 ...2 3	huiyuanai3 2014-4-16	2415214	小白不黑 2016-11-5 19:11
[讨论] 想问下数字IC前端中的integration和flow是什么	余晖尽落 2016-11-4	22620	余晖尽落 2016-11-5 12:58
[求助] 求助win10安装ise14.7 ...2	余晖尽落 2016-11-1	156344	abiggg 2016-11-5 11:16
[求助] 有参加过大学生集成电路设计大赛的吗	叫二哈的哈士奇 2016-11-4	12283	叫二哈的哈士奇 2016-11-4 21:15
[求助] 大虾请进：modelsim do 文件中老是看到 log -r /* ...2	hongyijia13 2013-11-19	128810	v587alex 2016-11-4 11:15
[求助] 如何保证高速时钟的信号线输出正确	524781735@qq.co 2016-11-3	12105	v587alex 2016-11-4 10:50
[求助] 为什么差分信号不能设置drive strength？	YYFFLLMMNN 2016-11-4	01379	YYFFLLMMNN 2016-11-4 10:49
[求助] 在Double Data Rate时，STA为什么知道检查哪个edge？	xiangpeis 2016-11-3	22324	v587alex 2016-11-4 10:47
[求助] RTL视图中的加法器的位宽多一位	黄基基 2016-11-3	12297	sleeplessvenus 2016-11-3 23:42
[求助] 求助：如何将一个压缩文件写入ｆｐｇａ控制的ｆｌａｓｈ存储器里？	shenqixian 2016-11-3	02071	shenqixian 2016-11-3 17:14
[求助] 悬赏] 请问这个句式合法吗： a[num+1] <= 1'b0 - [悬赏 100 信元资产]	bush009 2016-10-29	62788	muyuefei 2016-11-3 15:17
[求助] 新手求助NgdBuild 924错误	freebigfish 2016-11-3	01979	freebigfish 2016-11-3 14:12
[求助] quartus13.0联立ModelSim仿真问题 - [悬赏 1 信元资产]	Avehlcy 2016-11-2	12205	201521010416 2016-11-3 09:53
[求助] 奇数分频	cxj2010 2016-7-6	52778	masaka_xlw 2016-11-3 03:08
[求助] DC综合时序报告~求大神指教 ...2	aishan5945 2013-10-14	1210306	刺客无痕 2016-11-2 16:20
[求助] 基于插值法的DDFS	eenewer 2016-11-2	01548	eenewer 2016-11-2 15:14
[求助] 关于大M序列产生问题	feiyuzhuxian 2016-11-2	01826	feiyuzhuxian 2016-11-2 15:12
[求助] 求助 ALTERA PCI IP核，电脑启动会死机。自写的代码不死	ttee1sstt 2012-12-5	95251	liuzgyt 2016-11-2 14:48
[求助] 双沿触发可否取代，双沿触发的影响？ - [已解决] ...2	高瞻forever 2015-3-13	147299	高瞻forever 2016-11-2 14:24
[资料] DM8168硬件平台简介	shkslc 2014-5-29	43992	ybdsjq 2016-11-2 13:22
[求助] 怎么在新版本的multiply IPcore中引入握手信号 - [悬赏 100 信元资产]	风起云涌66 2016-11-2	02158	风起云涌66 2016-11-2 10:48
[求助] FPGA partition: feed-through signal是什么意思呢？	minj 2016-10-26	42825	minj 2016-11-2 10:12
[求助] 请问这种题含有时序延迟的题应该怎么设计	qwe2508 2016-10-29	72889	南宫恨 2016-11-1 17:28
[求助] 如何仿真包含了其他文件的verilog模块？	freebigfish 2016-10-31	32050	freebigfish 2016-11-1 16:21
[求助] PCIEGen3 ipcore	as0920 2016-10-31	32967	菜鸟要飞 2016-11-1 15:20
[原创] ISE 自带串口程序	duan1234 2016-11-1	12093	alex_leexiao 2016-11-1 14:31
[求助] ibert内部环路测试不正常，只有一个通道是正常的	li869725671 2016-11-1	01987	li869725671 2016-11-1 14:27
[求助] ARM+FPGA问题	黎释注册 2016-10-25	94847	黎释注册 2016-11-1 13:59
[原创] DSP48E1问题	1252005989 2016-11-1	12234	huster 2016-11-1 13:16

1 ... 296 297 298 299300301 302 303 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31066|排名: 8

快速发帖

浏览过的版块

站长推荐 /1