小弱来问：关于Verilog的#用法

yzy0704 · 发表于 2016-12-8 02:10:56

您需要登录才可以下载或查看，没有账号？注册

x

我对这个概念很模糊，也找不到什么教程。关于#放前、放后的问题，以及用于阻塞、非阻塞赋值时的不同。
比如

这两个的区别是？

请问高手能不能分别就放前、放后、阻塞、非阻塞这几种情况举个例子说明啊？
真的非常感谢

John8023 · 发表于 2016-12-8 16:00:02

这种用法只能仿真的时候用吧，reg <= #10 reg2 ，为了人为仿真建立时间用的吧，相当于在时钟沿后10的时间单位再赋值，第二个，纯粹仿真时序操作吧，本来组合逻辑是立刻赋值的，人为加时延，是为了仿真出时序效果吗？

wangcaibaobao9 · 发表于 2016-12-9 09:05:52

学习一个

yongbinguo · 发表于 2016-12-9 22:45:06

reg1<= #10 reg2 ;等价于在0时刻先把reg2 的值放在一个临时变量里头，过10个单位时间再把值赋给reg1

851018986 · 发表于 2016-12-10 09:51:15

放哪里没什么关系主要#+数值表示延迟，用于激励文件中

hjj3547110 · 发表于 2017-1-2 17:26:36

顶一下

[求助] 小弱来问：关于Verilog的#用法