在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2829|回复: 4

[求助] 关于FPGA综合

[复制链接]
发表于 2016-12-26 20:49:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助!怎样得到在FPGA中xc6vlx75t 器件下电路的 延时和资源消耗等信息?是看Synthesize - XST中的报告吗?
发表于 2016-12-27 10:07:04 | 显示全部楼层
资源看综合报告,STA分析看TIMING报告,电路的延时是指所有LUT,REG,布线的延时信息?想做后仿真?
发表于 2017-1-2 16:49:53 | 显示全部楼层
BUDONG
 楼主| 发表于 2017-1-3 15:34:03 | 显示全部楼层
回复 2# huster
综合报告里的延时是理论值吗?我想得到布局布线后的延时信息在哪儿看呢?
发表于 2017-1-11 13:24:31 | 显示全部楼层
回复 4# tastya


   看你要问的应该是后仿真的报告吧,在Post-PAR Static Timing Report里了  ,注意区分前仿和后仿的区别,理解一下ISE综合,translate map和PAR都做了什么就好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 16:09 , Processed in 0.016023 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表