CIVGX FPGA QuartusII 11.1 DDR2调试总结。。。快被Altera折磨疯了。。。

momo0502

各位大侠，我在仿真DDR2的时候发现local_ready,local_init_done信号都是一直低的，请问是什么原因呢？

chen.terry

DDR调试过程各种问题啊。后面也要调试这个，担心啊！！！

kharthik

where is the license.? cannot find

lzzeng

谢谢分享！

约瑟叔叔

感谢楼主分享

a274420000

回复 1# psd0208


    nice share

zhouyu007com

回复 8# psd0208

楼主你好，首先非常感谢你的经验分享。其次，我目前也在做altera的DDR3的读写操作，遇到了很奇怪的问题
首先介绍下背景，我调用的是DDR3 controlller with uniPHY的ip，使用了里面的硬核，使用的是micron的DDR3芯片，参考时钟125，memory时钟350.然后突剩下该配置的都配置了下，但是没有配置电气参数，就是board setting那一类的。
然后问题来了，calibration有三个选项，skip、qiuck和full。刚开始我选择的是skip，也就是不做校验。然后给了时钟和复位以后，上来avl_ready就拉高了，和楼主一样。然后过了一段时间，初始化完成了，于是我burst写入数据，发现dq有我写的数据，但是读数据，却发现虽然有avl_rdata_valid信号拉高几个clk，但是avl_ready始终没有变低，同事也没有数据出来，dq也没有数据。
于是我把calibration改成了qiuck，这个时候再仿真，我发现过了很久，最后local_cal_failed却拉高了，也就是我初始化没有成功。我观察了初始化的过程，ras_n,cas_n,we_n的命令确实是按照ddr3的初始化过程来的，于是我抓狂了。
能否帮我解决下难题。主要是读为什么会没有数据。读写的操作我是按照emi的那个data sheet来写的，谢啦！

ss3035

fighting

abner_cheng

你可以把你写的ddr2读写的程序给我发一份吗？最近我也在调试ddr2，发现读写数据有点不一样，也不知道怎么回事？