CIVGX FPGA QuartusII 11.1 DDR2调试总结。。。快被Altera折磨疯了。。。

nihe2002 · 发表于 2011-9-23 09:10:30

我现在碰到的问题是：初始化后，根本就没有DDR2的指令输出？

alasjia · 发表于 2011-9-23 19:28:29

哎，麻烦

njithjw · 发表于 2011-9-24 21:36:28

10.0和10.1的对状态机综合也有问题。

szx528112 · 发表于 2011-11-4 10:10:35

好难啊

yxic · 发表于 2011-12-26 14:03:36

回复 1# psd0208
楼主，你好。
最近我也在调试DDR3的工程。用的是samsung 的M471B5673FH0-CF8，FPGA芯片是stratix IV EP4SE820F43，quartus版本是10.1SP1。控制器是DDR3_controller_ALTMEMPHY，目前综合完跑程序都不成功。也不知道问题出在哪里？难道是参数设置的不正确？对于参数设置的问题，是不是得严格按照DDR3的芯片资料严格设置？但是有些选项，比方说是在PHY、Controller setting中的选项，哪个该enable，哪个不enable，会对整个工程造成什么影响，不太很清楚（也看了altera的文档）。
还有就是在DDR3_controller_ALTMEMPHY中Board_setting中，这些参数是从哪里得到？
后来打算的进行系统级仿真，搭建的系统在生成过程中会提供DDR3 的仿真模型，但是在model_sim中发现CPU对ddr3发出读请求，DDR3的模型未产生反应。想问下楼主在进行仿真的时候，是怎么进行的？需要注意些什么？
望楼主能指点指点............不想在煎熬了..

yc.wenn · 发表于 2012-2-15 12:00:19

看来调试ddr ip的时候大家都遇到了各种奇怪问题。
我现在也遇到了一个奇怪的问题，用的是ddr high performance controller，带altmemphy的，mem model是根据实际用的ddr芯片设的参数，现在跑仿真的时候local_init_done信号出来的非常慢，要4000us，而我在生成的时候quick carlibration已经设了。另外就是仿真时RAS to CAS延迟非常大，要12个cycle，非常无语。打电话给骏龙，那边的建议就是更新版本试试。
不知楼上各位对这些问题有没有什么经验。
PS, 我用的quartus ii版本是9.0的

dlb05061131 · 发表于 2012-11-22 22:11:56

回复 15# yxic

如果是跑仿真的话，注意在综合（仅仅是综合，不要布局布线）后，进行功能仿真的话，需要在第一次调用modelsim之后，把rtl中的hex和mif文件拷贝到../rtl文件夹中（新建rtl，无非就是内部需要初始化文件，路径的问题），就可以进行功能仿真了，用脚本跑什么的都是一样。

xltmdfd · 发表于 2012-12-6 21:13:21

altera跑ddr貌似很难调

momo0502 · 发表于 2012-12-7 10:38:34

新手上路，请问你们用的是DDR2是硬核还是软核啊？

momo0502 · 发表于 2012-12-7 16:57:36

我也在调ddr2，ep4cgx75的fpga片子，mt47h64m16hr-3的ddr2片子，用的是quartus ii 12.0的环境，调用ddr2ip核的时候，发现没有ddr2这个型号的controller，那如何办啊？还有楼主能发下你的测试代码吗？谢谢！

[求助] CIVGX FPGA QuartusII 11.1 DDR2调试总结。。。快被Altera折磨疯了。。。

站长推荐 /1