设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ASIC设计中的乘法除法器问题

12 / 2 页

发新帖

楼主: passionyg

[讨论] ASIC设计中的乘法除法器问题

发表于 2012-11-3 15:25:07 | 显示全部楼层

我也很纠结除法的问题，关注中

回复支持反对

发表于 2013-6-17 17:27:22 | 显示全部楼层

请了解DC综合工具使用的库单元算法就清楚了，直接综合*/法得到的基本使用最简单的算法实现的。如果你要高质量的设计的话请多阅读相关论文，比如国防科大和西工大！

回复支持反对

发表于 2016-11-17 16:26:14 | 显示全部楼层

顶顶顶顶

回复支持反对

发表于 2016-11-18 11:22:48 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:00 , Processed in 0.016410 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表