EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 306 307 308 309310311 312 313 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教一下lattice ecp3 ip核的问题	0FFFFFFH 2016-9-30	01721	0FFFFFFH 2016-9-30 11:06
[求助] 边沿对齐的时序约束 ...2	谁枫而飘 2016-9-22	114377	neoitachi 2016-9-30 09:46
[求助] 并行LFSR与串行LFSR的问题	luchuyu 2016-9-24	53490	masaka_xlw 2016-9-30 01:05
[求助] 关于vivado下dcp文件的仿真问题	cruise_bzk 2016-9-29	24624	cdutcl 2016-9-29 22:27
[求助] PCLK三角波	黎释注册 2016-9-29	02436	黎释注册 2016-9-29 18:12
[求助] 求助：关于altera DDR2 uniPHY ip仿真发现时间参数违规	神奇的海螺 2016-9-27	43774	神奇的海螺 2016-9-29 17:32
[求助] 求解AXI4外设如何传入超过32位的数据	fangzr 2016-9-20	13201	zp251105939 2016-9-29 16:22
[求助] 求问为什么在使用chipscope的时候时钟连不上？	dexter2046 2016-9-29	02256	dexter2046 2016-9-29 16:20
[讨论] PCI网卡设计讨论	春野雪 2016-9-29	02238	春野雪 2016-9-29 15:21
[求助] NOR flash	lgy635 2016-4-13	23558	wherever 2016-9-29 15:18
[求助] 想问大家一个延时的问题	z312379500 2016-9-28	32339	zp251105939 2016-9-29 11:21
[求助] negedge rstn问题	mokang0421 2016-9-27	63929	Lry 2016-9-29 11:05
[原创] 建立时间保持时间计算 ...2 3	天天PDF 2011-7-18	2218964	风起云涌66 2016-9-29 09:49
[求助] 300M随路时钟，输出并行数据	zixuan1982 2016-9-28	43562	zixuan1982 2016-9-29 08:50
[求助] 关于FPGA音频处理的问题（16位PCM码）	王虾 2016-9-28	02128	王虾 2016-9-28 21:28
[招聘] FPGA培训招募讲师	清霜一梦 2016-2-16	93863	plkabcing 2016-9-28 20:34
[求助] 关于modelsim后仿真	z312379500 2016-9-28	01910	z312379500 2016-9-28 20:16
[资料] 赛灵思最新成本优化型产品系列选型表下载	jackzhang 2016-9-28	02715	jackzhang 2016-9-28 18:24
[求助] 新手求助	小蓉蛋蛋 2016-9-28	02411	小蓉蛋蛋 2016-9-28 15:16
[求助] 300M随路时钟输出数据	zixuan1982 2016-9-28	02160	zixuan1982 2016-9-28 09:39
[求助] 求教关于chip planner	z312379500 2016-9-21	23213	z312379500 2016-9-28 08:24
[求助] 求助，spartan6 spi配置模式下的烧写失败	nilsolov 2016-9-27	05162	nilsolov 2016-9-27 21:00
[求助] vivado仿真问题请教大神：仿真指令“log -r /*”在vivado自带仿真器中能实现么？	Verilog_ 2016-6-8	23654	neoitachi 2016-9-27 20:17
[求助] 如何知道触发器的建立时间和保持时间是多少？ ...2	绿茶盖儿 2013-4-16	1117710	neoitachi 2016-9-27 20:12
[求助] QUARTUS中怎么查看布局布线信息	djqlyy 2016-9-21	45632	neoitachi 2016-9-27 20:09
[调查] IIC专访高云CTO：国产FPGA如何通过创新突破国际壁垒？	Gowin_liu 2016-9-22	23638	越远 2016-9-27 20:00
[求助] 如何将QUARTUS中的各个模块生成框图并连接	djqlyy 2016-9-25	14912	越远 2016-9-27 19:53
[求助] 乒乓操作SRAM	黎释注册 2016-9-27	54258	诠释幸福 2016-9-27 19:12
[求助] VCS+NANOSIM仿真问题请教？！	harejavahill 2015-7-17	12825	analog大魔头 2016-9-27 16:10
[求助] vivado实时序警告问题？请教	PowerQ 2016-3-3	33617	wjwzh121 2016-9-27 15:42
About define_name_rules (dc command)?	quan228228 2006-5-16	48746	小坤坤帅 2016-9-27 14:54
[资料] FPGA验证资料	Trace_qiuqiu 2016-9-16	54367	lumenous 2016-9-27 14:07
[求助] calibre2014破解失败，真心求助！！！！！	cyx0610 2016-4-24	12318	crueler 2016-9-27 11:33
[求助] synosys dc 不能启动图形界面	twaner 2016-9-27	02673	twaner 2016-9-27 10:14
[求助] xilinx逻辑分析仪chipscope抓取信号问题	flyamo 2012-8-9	96105	fkl523 2016-9-26 22:14

1 ... 306 307 308 309310311 312 313 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1