FPGA进行STA分析，遇到问题

天怒法师 · 发表于 2016-10-25 11:58:19

您需要登录才可以下载或查看，没有账号？注册

x

PLL输出两个时钟，相位相差90度，STA分析时，Slack里面的Summary（Recovery）里面的slack为负数，请问怎么解决，需要增加什么约束

justfigo · 发表于 2016-10-25 22:51:01

回复 1# 天怒法师

setup问题吗如果是setup，看看主要的delay是再logic还是net上

高瞻forever · 发表于 2016-10-26 09:41:15

照你所说，你的两个输出clock应该是异步的吧？如果异步，需要对其做false path，不对其做时序检查即可！

加油99 · 发表于 2016-10-26 17:02:48

看看多周期路径约束的资料，相移时钟多周期路径。Altera、xilinx都有。

诠释幸福 · 发表于 2016-10-27 22:36:10

false path

[求助] FPGA进行STA分析，遇到问题