DC综合 set_input_delay -max 和 set_input_delay有什么区别

高瞻forever

回复 10# zhouhuan123


   我们这样理解：我们的仿真结果为：min：0.2 ；max：0.6 ；是指我这个设计的输入时钟和数据之间延时范围为0.2~0.6；   即是说：数字内部电路必须在外部数据与时钟延迟在0.2~0.6范围内都要正常工作；
   同理，我们约束参数为： min：0.1 ；max：0.7 ；
   即是说：我们设置该参数是希望在外部时钟与数据之间的延迟在0.1~0.7范围内时数字电路都能正常工作。