在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 如何知道触发器的建立时间和保持时间是多少?  ...2 绿茶盖儿 2013-4-16 1117851 neoitachi 2016-9-27 20:12
[求助] QUARTUS中怎么查看布局布线信息 djqlyy 2016-9-21 45685 neoitachi 2016-9-27 20:09
[调查] IIC专访高云CTO:国产FPGA如何通过创新突破国际壁垒? Gowin_liu 2016-9-22 23718 越远 2016-9-27 20:00
[求助] 如何将QUARTUS中的各个模块生成框图并连接 djqlyy 2016-9-25 14987 越远 2016-9-27 19:53
[求助] 乒乓操作SRAM 黎释注册 2016-9-27 54345 诠释幸福 2016-9-27 19:12
[求助] VCS+NANOSIM仿真问题请教?! harejavahill 2015-7-17 12904 analog大魔头 2016-9-27 16:10
[求助] vivado实时序警告问题?请教 PowerQ 2016-3-3 33708 wjwzh121 2016-9-27 15:42
About define_name_rules (dc command)? quan228228 2006-5-16 48811 小坤坤帅 2016-9-27 14:54
[资料] FPGA验证资料 Trace_qiuqiu 2016-9-16 54438 lumenous 2016-9-27 14:07
[求助] calibre2014破解失败,真心求助!!!!! cyx0610 2016-4-24 12357 crueler 2016-9-27 11:33
[求助] synosys dc 不能启动图形界面 twaner 2016-9-27 02743 twaner 2016-9-27 10:14
[求助] xilinx逻辑分析仪chipscope抓取信号问题 flyamo 2012-8-9 96190 fkl523 2016-9-26 22:14
[求助] xilinx v5 PCIe核的使用 jazz850410 2014-1-8 75274 tazngxi 2016-9-26 20:39
[求助] 请问有谁用过JPEG2000压缩的ADV212芯片 lbrhust_2016 2016-9-26 01850 lbrhust_2016 2016-9-26 17:24
哪位能解释一下几种状态机设计时的编码方法吗?  ...23456 bigboss 2003-11-28 5425520 ilovinit 2016-9-26 16:21
[原创] 遇到个很尴尬的问题,求指教 atlandis 2016-9-24 42600 iidestiny 2016-9-26 15:05
[求助] 源同步(source synchronous)的outputconstraint xiangpeis 2016-9-24 44932 xiangpeis 2016-9-26 14:31
[求助] 请问各位前辈,调试设计的FPGA电路,需要什么设备? 札阑丁 2016-9-24 32168 fascinate_lyd98 2016-9-26 11:28
[求助] 我无语了,求高手 djqlyy 2016-9-23 74034 djqlyy 2016-9-25 11:23
[求助] 请教关于时序的问题  ...2 谁枫而飘 2016-9-21 144947 谁枫而飘 2016-9-25 10:34
[求助] set_multicycle_path可用为0吗 谁枫而飘 2016-9-24 12127 谁枫而飘 2016-9-25 10:23
有关ISE仿真 crazy2002 2004-6-26 83675 zhaoliang3924 2016-9-24 11:39
[求助] verilog写的门级d触发器做2分频用modelsim和ise仿真都无法出现波形 lulu1130 2015-2-24 43519 zhaoliang3924 2016-9-24 11:27
[求助] LED-PWM调制 黎释注册 2016-9-24 02958 黎释注册 2016-9-24 08:46
[求助] 用FPGA做的DDS有毛刺  ...2 kandy286 2013-12-26 117055 schottky163 2016-9-23 22:52
两个时钟clka,clkb,通过sel信号2选1。处理方法探讨。  ...2 hamham_ww 2009-8-31 1113478 schottky163 2016-9-23 22:36
[求助] 请教一个关于k7 fpga multiboot的问题 - [悬赏 300 信元资产] xduryan 2016-9-21 14260 xduryan 2016-9-23 20:43
[讨论] 如何让ISE根据约束自动添加iodelay来满足时序关系 挂在天边的鱼 2013-10-11 86197 谁枫而飘 2016-9-23 20:30
[求助] VHDL编程问题 - [悬赏 5 信元资产] kayjoa 2016-9-23 03416 kayjoa 2016-9-23 20:01
[求助] 用ise和modelsim做系统时序仿真,单比特数据的问题 zhaoliang3924 2016-9-23 22906 zhaoliang3924 2016-9-23 18:39
[原创] 请教个小问题 atlandis 2016-9-21 33478 atlandis 2016-9-23 18:00
[求助] 代码求助!!!!!!!! as0920 2016-9-20 63977 刘美瑶 2016-9-23 17:24
[求助] DDR3在write leveling步骤出错 xxrw2007 2016-7-1 84702 xxrw2007 2016-9-23 15:41
[求助] 光纤自环收数问题 昶橙子 2016-9-23 02261 昶橙子 2016-9-23 15:33
[资料] verilog培训教程  ...2 cccoccc 2009-12-26 126489 QQben 2016-9-23 14:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-4 08:52 , Processed in 0.047872 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块