EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 308 309 310 311312313 314 315 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 为什么spartan6使用`define会报错	royy27 2016-9-21	01687	royy27 2016-9-21 16:45
[资料] QUARTUSII 6.0中文使用说明	zxopenwgb 2016-9-21	13553	neoitachi 2016-9-21 14:36
[求助] 求高手指教如何将数据初始化进FPGA板子上的DDR3中！	fyj2270 2013-5-1	86552	荒漠小草 2016-9-21 12:26
[原创] ad9826 输出不正常，怎么回事 ...2	fanwei0722 2013-7-29	1218628	荒漠小草 2016-9-21 12:16
[求助] 求救啊！Modelsim不能仿真 ...2	fj773 2013-2-24	1912483	荒漠小草 2016-9-21 12:04
[讨论] ISE编译库时出现了两个EDK错误	xylion 2016-6-23	53801	荒漠小草 2016-9-21 12:02
[求助] PCIE识别问题 ...2	ABMORMAL 2016-7-22	108607	荒漠小草 2016-9-21 12:01
verilog2.5分频设计	layow 2009-11-10	56850	荒漠小草 2016-9-21 11:30
[求助] FPGA DDR3硬件调试 ...2 3	雪中月影 2015-5-29	2611283	荒漠小草 2016-9-21 11:25
[原创] EDK工程ModelSim仿真流程 ...2	supermanqc 2012-9-4	198990	荒漠小草 2016-9-21 11:10
[求助] 错误求解	guanzheng 2016-9-16	43381	aftertree 2016-9-21 09:34
[求助] FPGA 中加入singletap遇到的问题	zhaoyang_yt 2016-9-19	33927	zhaoyang_yt 2016-9-21 09:27
[求助] quartus ii无法调用modelsim ~~~求助	18910748101 2016-9-20	11606	18910748101 2016-9-21 08:49
[求助] 模拟IC转数字后端好转吗？	搭积木 2016-9-19	54284	fengwwwye 2016-9-20 23:41
[求助] 关于spec文件	fengwwwye 2016-9-20	02533	fengwwwye 2016-9-20 23:32
[求助] 综合时关于MMCM的错误	昶橙子 2016-9-20	23845	昶橙子 2016-9-20 22:54
[求助] 请问时钟引脚的设置问题	dexter2046 2016-9-20	43059	yizi0000 2016-9-20 22:37
[求助] 关于数字电路中晶体管驱动能力的问题	helimpopo 2016-9-20	22666	sijige 2016-9-20 22:28
[讨论] ISE编译modelsim仿真库时edk报错	xylion 2016-5-26	12368	yuming_ziyi 2016-9-20 22:01
[求助] altera FFT IP核可变流结构求教	silencewjd 2016-9-20	01708	silencewjd 2016-9-20 19:31
[原创] 华为fpga开发资料 ...2 3 4	yangyanwen123 2016-8-7	3310662	chaner2010 2016-9-20 17:47
[原创] I2s声音播放	Liz6868 2016-9-20	02940	Liz6868 2016-9-20 17:27
[求助] 请教verilog二分频电路的代码问题	zhshying 2016-9-20	43915	caojun121123 2016-9-20 16:22
[求助] CUDA&FPGA	as0920 2016-9-20	01581	as0920 2016-9-20 15:03
[求助] 换时AN时钟切D做gating，前一级DFF必须用时钟下降沿打拍，为什么啊？	amandafly 2016-9-20	03118	amandafly 2016-9-20 11:37
[资料] 02_使用Quartus II Timequest时序分析器约束分析设计	zxopenwgb 2016-9-19	12346	zxopenwgb 2016-9-20 11:02
[求助] 前几天兆易的笔试，这道时序分析题怎么做？求助大神！	losenobody 2016-9-16	54190	marinda 2016-9-20 06:52
[求助] VHDL中状态机的问题	Coherence 2016-9-19	12833	Coherence 2016-9-19 22:07
[求助] 求助SM3消息填充的FPGA实现	钢铁孙 2016-9-14	33400	钢铁孙 2016-9-19 19:17
[求助] VIVADO自带的编辑器没有“替换”功能？？	YYFFLLMMNN 2016-9-19	14200	YYFFLLMMNN 2016-9-19 16:22
[求助] 两路并行音频通过I2S 协议进入fpga，下载板上后结果乱序	alina.li 2016-9-19	02319	alina.li 2016-9-19 16:17
verilog交通灯控制系统	number007cool 2009-10-17	85378	qwe2508 2016-9-19 15:55
[求助] lib和db有什么区别？	dyytx 2016-8-27	35534	andfenghui 2016-9-19 11:34
[求助] 关于task的一个问题请教	aftertree 2016-9-17	43076	orlye 2016-9-19 11:06
[资料] ModelSim高级使用进阶_1_do文件和批处理文件使用_Camp	zxopenwgb 2016-9-19	02603	zxopenwgb 2016-9-19 10:11

1 ... 308 309 310 311312313 314 315 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1