门控时钟和时钟时能的区别

挂在天边的鱼 · 发表于 2011-10-5 22:09:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，请教一下，门控时钟和时钟时能信号有什么区别？

110500623 · 发表于 2011-10-6 08:10:44

门控时钟是直接放在寄存器的时钟端的，时钟使能是放在使能端的

挂在天边的鱼 · 发表于 2011-10-6 09:15:01

回复 2# 110500623

也就是说，门控时钟是在寄存器之外做一个门控信号和时钟信号的与门，将与门的输出作为时钟信号给到寄存器；而时钟使能信号是直接连到寄存器的使能端，这样理解对吗?
既然可以使用时钟使能信号，为什么还要弄个门控时钟信号出来呢？额外加的与门不但增加时钟延时，对时钟的稳定性也有很大的影响

110500623 · 发表于 2011-10-6 10:08:54

ASIC方面我就不太清楚了，FPGA是不太推荐用门控时钟的，可能造成毛刺或者亚稳态等问题。

ajuehe · 发表于 2011-10-6 16:33:43

同样的疑问。同二楼。
难道是有些库中没有带有时钟使能的寄存器的缘故？小弟是新手，求解大侠，谢谢

lizhaohong520@ · 发表于 2011-10-6 17:20:20

一般不支持门控时钟的！
这可能与你写的codes有关系吧！

never_lazy · 发表于 2011-10-6 19:59:29

跟器件、SOC时钟树实现有关系，得考虑到后端实现！！

挂在天边的鱼 · 发表于 2011-10-6 23:22:41

恩，大家说的都挺好的，小弟受教了...

挂在天边的鱼 · 发表于 2011-10-6 23:23:21

恩，大家说的都挺好的，小弟受教了...

kevinht · 发表于 2011-10-7 00:05:24

回复 3# 挂在天边的鱼

两者目的是不一样的，时钟使能是在FPGA同步设计中，为了避免引入新的时钟域（同源分频时钟）造成skew方面的问题，而采用的一种方法将其转化为单一的时钟域电路，降低复杂度和提高可靠性。
门控时钟通常是ASIC设计中为了降低功耗，针对寄存器组的时钟进行门控优化，减少FF电路不必要的时钟翻转，以降低系统功耗。通常由工具综合时自动插入。
两者功能目的均不同。

[求助] 门控时钟和时钟时能的区别

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2