Xilinx FPGA 综合报错

xtwl_tpcl · 发表于 2016-10-17 10:08:21

好像是可以在verilog中直接例化VHDL实例

z894811350 · 发表于 2016-10-18 10:31:30

如果你的lcd_driver调用fft的端口与fft.v端口一致，然后编译还说找不到module，那你直接就写个顶层外挂一个fft.v试试看

muyuefei · 发表于 2016-10-22 09:16:59

回复 10# vigorkylin
最好用同一种语言

John8023 · 发表于 2016-10-24 09:46:56

IP核需要添加xco文件，如果还是不行建议重新建一个IP核，也没那么多事

账号		自动登录	找回密码
密码			注册

[求助] Xilinx FPGA 综合报错