EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 317 318 319 320321322 323 324 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] testbench调用dpram无数据输出怎么回事	春野雪 2016-8-5	01683	春野雪 2016-8-5 15:13
[求助] ISE仿真	黎释注册 2016-8-5	02102	黎释注册 2016-8-5 15:10
[求助] 求教这句话含义：result <= std_logic_vector(res(result'range));	justforpm 2016-8-5	13116	vigorkylin 2016-8-5 11:24
[求助] formality 检查关于primitive定义模块报错	yanboliyuan 2016-8-4	32415	血溶伊剑 2016-8-5 10:48
[原创] FPGA控制NAND FLASH的问题，求高手指点	鲁翔 2012-7-26	44305	yuanhong96 2016-8-5 09:25
[原创] ISE中的时序不满足问题解决方法	ZCZ353750990 2016-8-4	23630	huster 2016-8-5 09:11
[求助] WARNING:Route:455 - CLK Net:commandinput may have excessive skew because	zhongcaid 2013-8-9	14056	chinalll 2016-8-4 22:07
[求助] Synplify里P&R用到的XILINX变量怎么设置？	azzzztec 2016-8-3	13130	lcxi2727 2016-8-4 21:01
[求助] 【求助】使用GTH时候遇到的问题	nateriver93 2016-7-30	12382	acgoal 2016-8-4 20:38
[求助] 如何使用TimeQuest查看逻辑延时	yariyari 2016-7-27	84516	Timme 2016-8-4 20:37
[求助] pcie gen1 到 gen2失败请各路大侠帮看看	gali123 2016-8-3	13467	acgoal 2016-8-4 20:34
[讨论] 跨时钟域解决办法，求大神	battyson 2016-8-3	73055	battyson 2016-8-4 15:02
[讨论] 关于stm32的定时器主从模式概念	萌萌哒章鱼 2016-8-4	01967	萌萌哒章鱼 2016-8-4 11:56
[讨论] 32位CPU的stm32直接32位定时器会不会更好？	萌萌哒章鱼 2016-8-4	02052	萌萌哒章鱼 2016-8-4 11:00
[求助] cyclone iv ep4ce30和ep4ce40兼容吗？？急急急 - [已解决]	yuanhong96 2016-8-3	63922	孑然儿 2016-8-4 10:26
[原创] 视频截取—双口RAM	黎释注册 2016-8-4	01769	黎释注册 2016-8-4 09:54
[求助] 各个厂家的NAND FLASH 是否兼容？？？急急急？？？ - [悬赏 200 信元资产]	yuanhong96 2016-8-2	22722	riz.pde 2016-8-4 09:33
verilog区分大小写字母么	ji_yan_li 2008-1-17	215962	frankhyk 2016-8-4 09:11
[求助] 关于verilog中的~与！	prototyping 2013-9-30	512470	frankhyk 2016-8-4 09:09
[求助] typedef 用法相关	yvhksovo 2016-8-3	02014	yvhksovo 2016-8-3 21:05
[原创] 有要做兼职的吗？	jaimie 2016-8-2	32675	笑陵韵 2016-8-3 16:12
[求助] 关于时序分析，时钟输出延时	lygwzy89 2016-8-2	43169	lygwzy89 2016-8-3 15:43
[求助] verilog条件生成和条件编译的区别 - [悬赏 200 信元资产]	xduryan 2016-7-28	14151	neoitachi 2016-8-3 15:39
[求助] 软铜绞线的连接问题	byelectric 2016-8-3	02027	byelectric 2016-8-3 14:42
[求助] 正弦信号源如何调节峰峰值？（FPGA+PWM+DDS实现）	fangzr 2016-7-28	58138	fangzr 2016-8-3 12:40
[求助] 请问各位前辈，哪里可以下到SD，以及SDIO的全套最新规范？	fkl523 2016-6-29	11672	icwangrui 2016-8-3 10:22
[原创] 数字设计基本FLOW和所使用的工具精华3 ...2	fanstics 2010-8-3	117485	andtrue 2016-8-2 23:07
求助：Debussy支持systemverilog写的设计吗 ...2	xgchang 2009-10-17	159131	bright46 2016-8-2 22:59
[求助] 求解释	yn78 2016-8-2	13729	fascinate_lyd98 2016-8-2 18:04
[求助] xilinx K7系列FPGA MMCM在输入带SSC情况下，输出会反映出这个SSC吗，谢谢	pigolo 2016-8-2	02225	pigolo 2016-8-2 16:24
[求助] verilog带进位的加法器怎么写	weixingpan1984 2010-3-9	97116	Maccurry 2016-8-2 14:09
[招聘] 全球最专业的半导体求职招聘平台，邀您加入 - [悬赏 5 信元资产]	MooreElite 2016-7-29	13077	MooreElite 2016-8-2 11:16
[求助] 想用FPGA进行11路信号输入，做简单的运算后单路输出至ARM，不知怎么选型	lihailong114 2016-8-1	11930	YYFFLLMMNN 2016-8-2 11:12
[原创] 片上集成TVS器件保护总线接口芯片	学尽250 2016-8-2	05134	学尽250 2016-8-2 11:03
[求助] 【求助】Spartan 6输出时钟信号连到output引脚，用ODDR2后引脚无信号输出	aha007 2016-8-1	12718	aha007 2016-8-2 10:54

1 ... 317 318 319 320321322 323 324 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1