在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8804|回复: 27

[资料] 對FPGA新手的建議

[复制链接]
发表于 2010-1-30 13:35:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
現在,讓我們退一步並思考這個問題。假設我們回到原點,從零開始。或許我們知道一些VerilogVHDL,但瞭解並不多;同時,假設我們對FPGA內部的概念模糊,且對於核心細節並不明晰;在此基礎上,如果我們還想進一步突破自己,我們將最想瞭解什麼?


對於我自己來說,首先我想得到一塊便宜又好玩的開發板。這塊開發板不需太花俏,只需要包含一小部分基本構造(查閱資料表、一些RAM、也許再加上一些乘法器)FPGA、少量週邊的RAM、一些LED、一些開關、或許在加上一些簡單的輸入/輸出埠(I/O)與外部作連接。


對於該塊電路板的編程,我傾向使用USB連接到我的PC,因為目前使用RS232埠時,總是會產生一些問題;而且說實在的,很多機器都沒有RS232埠。


在設計工具/套件方面,我喜歡一些可直觀且容易使用的。然而,我後來發現,那些大家所謂的簡單易用,在你能夠完成最為簡單的任務之前,實際上也需要經過6個月的時間密集訓練。


理想上,我會從簡單的電路圖輸入開始,這能讓我擷取並連接一些邏輯閘——它們的輸入和輸出分別連接到開發板上的開關和LED,以產生相應的配置文件,接著將其下載到開發板上的FPGA,然後啟動,撥動開關並觀察LED的顯示情況。


如果可以選擇,我喜歡這種簡單、挫折少的方式,透過一步步的指示,引導我完成整個過程,同時透過快速成功的經歷,使我的信心大增。


接下來,我想使用VerilogVHDL重新產生原先所設計的電路,用合成的方式,產生相應的配置文件,接著證明該設計也能如同前一次一樣地運作。


一旦我有了這些基礎的概念,我會開始作一系列簡單的練習,每次的練習都比前一次進階,以提高我對HDL語言的理解,以及對更高階FPGA設計步驟方面的知識,例如模擬器使用、製作並使用約束檔、在它們不按計劃工作時進行除錯等。


最後,我希望透過這些練習來提高自己的層次,使用8位元軟核心CPU來結合我自創的邏輯,以及使用組譯器或C編譯器進行編程。


這樣,還有什麼遺漏呢?如果沒有,那又是為什麼呢?

作者:Clive Maxfield

max@techbites.com


From the website below: http://www.eettaiwan.com/ART_8800530057_681521_TA_15549f6e.HTM
Access Date: 25/6/2008
发表于 2010-1-30 15:13:13 | 显示全部楼层
好~~~~~~~~~~~~~~
发表于 2010-1-30 15:53:03 | 显示全部楼层
学习下
发表于 2010-1-31 12:32:00 | 显示全部楼层
大牛啊!!
发表于 2010-1-31 20:06:31 | 显示全部楼层
学习一下!
发表于 2010-1-31 21:02:16 | 显示全部楼层
感觉一般般
发表于 2010-2-2 16:14:33 | 显示全部楼层
对我来说目前是个神话
发表于 2010-2-4 19:43:51 | 显示全部楼层
其实就是这样。
发表于 2010-2-24 10:00:14 | 显示全部楼层
谢谢,指点迷津,哈哈!
发表于 2010-2-24 10:02:44 | 显示全部楼层
谢谢指点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-6 15:13 , Processed in 0.024022 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表