求用systemverilog 验证的实例

frankrick · 发表于 2007-1-3 01:21:07

原帖由 srouyang 于 2006-11-1 16:39 发表
那位大虾有用systemverilog 进行验证的实例马？可否共享以下

参看附件

chaoyangtianxia · 发表于 2007-11-10 09:07:41

看看System Verilog Assertion 应用指南那本书吧，刚出的，应该还挺实用的

lunkun · 发表于 2008-1-30 21:35:31

我要下载

brian_hwang · 发表于 2008-2-29 14:27:24

提示: 作者被禁止或删除内容自动屏蔽

armor · 发表于 2008-2-29 21:05:48

也想知道

justfordown · 发表于 2008-3-9 00:54:32

thanks

justfordown · 发表于 2008-3-9 00:59:02

thanks

darylz · 发表于 2008-3-9 16:54:44

自己试一次旧知道了

sunshinesun · 发表于 2008-3-14 22:17:56

Assertion应该只能算systemverilog中的一部分吧

patriot99 · 发表于 2008-3-16 05:00:49

thanks a lot.

brian_hwang brian_hwang 当前离线积分 145 头像被屏蔽	发表于 2008-2-29 14:27:24 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
brian_hwang brian_hwang 当前离线积分 145 头像被屏蔽
	回复支持反对举报

多谢分享