数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31056|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 323 324 325 326327328 329 330 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] vivado综合和布局布线问题	Johny_2012 2014-10-11	76162	nickyanghy 2016-6-13 23:50
[求助] Qutartus II打开源代码的问题？Top module is undesign	小yz 2016-6-3	53181	小yz 2016-6-13 23:08
[求助] GTX的约束文件编写	baobao697841 2016-6-2	23215	silencefpga 2016-6-13 22:58
[求助] 亚稳态疑惑？请高手指点。 ...2	jackychan2010 2016-6-3	156184	catannie 2016-6-13 21:45
[求助] MicroBlaze中GPIO、GPIO_I、GPIO_O、GPIO_T的区别	半糖 2016-6-13	02314	半糖 2016-6-13 19:58
[求助] 去抖动，打三拍，三个为1才为，三个为0才为0，可以吗	dyytx 2016-6-13	01860	dyytx 2016-6-13 19:32
[求助] synopsys coreConsultant 配置ip核报错	justfigo 2016-6-13	13550	justfigo 2016-6-13 19:28
[求助] Xilinx ISP PROM XCF16P边界检测不到	半糖 2016-6-12	32829	半糖 2016-6-13 18:37
[求助] 检测从pad进来的信号的下降沿，一般打几拍？	dyytx 2016-6-13	12167	xylimm 2016-6-13 17:01
[求助] 怎样利用窄脉宽信号得到宽脉宽信号	644079362 2016-6-12	73018	harry_hust 2016-6-13 16:12
[求助] 如何提取线延迟信息 - [悬赏 100 信元资产]	jun_dahai 2016-6-13	02174	jun_dahai 2016-6-13 15:14
[讨论] sv中一个子类只能继承一个父类吗？	董小三 2016-6-10	12160	fascinate_lyd98 2016-6-12 18:42
[求助] QuartusII14.1软件使用问题	chenxiao1222 2016-6-12	02119	chenxiao1222 2016-6-12 17:26
[讨论] 图像处理电路如何验证	董小三 2016-6-8	53120	vigorkylin 2016-6-12 16:17
[求助] MATLAB与FPGA设计滤波器问题	879973578 2016-6-8	33174	zhouchaozinc 2016-6-12 15:07
[求助] 如何产生脉冲个数可调的TTL信号	644079362 2016-6-7	42827	644079362 2016-6-12 14:29
SPI 控制器 ...2	knaiyaya 2009-2-10	117145	chenershan23 2016-6-12 11:34
[讨论] 请大神们指点下 aurora协议里的ufc接口是做什么用的	zhouchaozinc 2016-6-12	03601	zhouchaozinc 2016-6-12 11:29
[求助] 亚稳态疑惑之时钟切换电路？请高手指点。	jackychan2010 2016-6-12	12152	huster 2016-6-12 10:56
[其它] [Help] Digital VLSI Chip Design with Cadence and Synopsys CAD tools	maaasd 2014-4-21	23211	efong 2016-6-10 12:12
[求助] 请教下，关于用verilog实现一个从2开始的模8计数器	icdi_icdi 2016-6-10	03214	icdi_icdi 2016-6-10 09:56
[求助] RTL设计中不建议用锁存器的根源是什么	wdzic_fbb 2016-6-8	43650	Timme 2016-6-9 23:01
[求助] DC综合，如何让它识别4值逻辑？ ...2	petrel87 2016-6-8	135085	acgoal 2016-6-9 18:16
[求助] 新人求助，modelsim出现warning，没有结果，懂的朋友可以指点一下吗?	linjiangduxiu 2016-5-1	53484	oceanlee 2016-6-9 15:25
[求助] 学了FPGA找什么工作好	yuhao752331043 2016-6-9	01725	yuhao752331043 2016-6-9 15:00
[求助] Altera浮点矩阵乘法IP核问题	shenyiliu 2016-6-7	24357	shenyiliu 2016-6-9 01:19
[求助] Spartan-6的PLL动态配置	rovershen 2016-6-8	02296	rovershen 2016-6-8 21:06
[讨论] vhdl 综合后网表的case语句的默认事件没执行	petrel87 2016-6-7	32614	petrel87 2016-6-8 15:52
[求助] FIFO写时碰到的问题 ...2	hms2006 2016-6-6	134451	cqugjw 2016-6-8 15:25
[求助] Verilog代码问题	黎释注册 2016-6-2	82809	iyama 2016-6-8 13:44
[求助] quartus ii 综合通过,编译完成后,没出现错误.下载布线后FPGA没工作. ...2	qianang 2016-6-2	114106	qianang 2016-6-8 09:06
[求助] verilog复位信号问题 ...2	无所谓 2016-5-31	176834	legenlay 2016-6-7 21:15
[求助] 紧急求助 - [悬赏 100 信元资产]	风起云涌66 2016-6-6	74364	legenlay 2016-6-7 21:10
【求助】Modelsim is exiting with code 9	BlakeLively 2009-5-19	818490	冰后重阳 2016-6-7 17:20
[活动] ［Zynq征文]ZedBoard的第一个工程Helloworld	gaochy1126 2013-1-24	55901	qianhaojei 2016-6-7 17:20

1 ... 323 324 325 326327328 329 330 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31056|排名: 8

快速发帖

浏览过的版块

站长推荐 /1