EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 323 324 325 326327328 329 330 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 逻辑分析仪求教， ...2	leeslyy 2016-6-25	147907	yazixiaowo 2016-7-6 10:25
[求助] FPGA烧坏问题	ldyxhn 2016-6-8	54738	yazixiaowo 2016-7-6 10:17
[求助] 问一个RS232的接口问题	xylion 2016-7-5	73035	孑然儿 2016-7-6 09:38
[原创] vivado综合一天一夜没有综合完成	shiyinjita 2016-7-3	96170	pumpkin 2016-7-5 17:55
[讨论] xinlix 仿真工具有使用IUS的没？	大龄青年 2016-7-5	02330	大龄青年 2016-7-5 15:50
[求助] 求助 synopsys DC ...2	nituoshen 2010-1-7	168484	andy89926 2016-7-5 13:55
[求助] 关于eeprom	顾大老板 2015-7-3	83683	孑然儿 2016-7-5 10:18
[求助] 有没有想兼职的，我们有些项目想外协，Altera FPGA	fzfh1219 2016-7-4	32641	lijunping 2016-7-5 09:47
[求助] 关于功能仿真出现类似毛刺一样的状况 - [悬赏 5 信元资产]	风中飞 2016-7-3	33158	yuxuandl 2016-7-4 15:36
[求助] XILINX V4 IO口未上电用万用表测是什么状态	jixiaofeng001 2016-6-29	11648	exca1ibur 2016-7-4 09:23
请教一个verilog编译错误 ...2	muxiu 2007-8-22	1115561	wangxiang3000 2016-7-3 11:10
[求助] PC端如何与FPGA板子进行数据交互	模拟学习者 2016-6-30	68538	jimihejiafeimao 2016-7-2 16:47
[求助] modelsim break in Module error	cai52864 2016-7-2	02812	cai52864 2016-7-2 16:25
[求助] VCS装好怎么又不行了？	wheretocome 2012-11-20	95232	smart10 2016-7-2 09:52
[原创] 关于spartan6下DDR2的操作，可以看一下我的博客。 ...2 3	shiyinjita 2014-4-5	2115650	qd0090 2016-7-2 09:44
[求助] 关于模块、过程块、生成块	lygwzy89 2016-7-2	01703	lygwzy89 2016-7-2 09:33
[求助] verilog怎么实现串入并出 ...2	hanxiaomin 2016-6-30	104675	kshuang1 2016-7-2 01:26
[求助] 双沿输出的时序约束	谁枫而飘 2016-6-30	52316	谁枫而飘 2016-7-2 00:01
[求助] 打开Project 是提示如下图，请问要如何解决！	yhuiguo 2016-7-1	02262	yhuiguo 2016-7-1 22:11
视频输入输出扩展板	gxliu 2016-7-1	02369	gxliu 2016-7-1 21:09
[讨论] 两个spef文件在同一个design中如何合并	userguide 2016-6-28	32315	userguide 2016-7-1 19:11
[求助] 有没有能够通过下面一段话画出逻辑框图啊	甲壳虫 2016-6-30	32461	szm253253 2016-7-1 17:28
[求助] Zynq编译U-Boot出错	heuhuirnh 2016-7-1	02586	heuhuirnh 2016-7-1 15:39
[求助] CLOCK PATH的问题	谁枫而飘 2016-7-1	11663	谁枫而飘 2016-7-1 11:42
[求助] VMM SV 队列使用方法求助	bettermanjh 2016-6-29	63491	bettermanjh 2016-7-1 09:18
[求助] Vivado 生成JESD/GTP/PCIE 没有仿真模型	louity 2016-6-30	02850	louity 2016-6-30 16:20
[讨论] XC3S50AN外接DDR（266MHz，sop66封装）可行否？	pumeisc 2016-6-30	01943	pumeisc 2016-6-30 15:19
[求助] FPGA多（5个）个不同相位的时钟选择问题 ...2	maocion 2016-6-20	176353	loecd4346 2016-6-30 15:02
[讨论] 如何理解虚拟引脚virtual pin？virtual占用LE吗	xylion 2016-6-30	02388	xylion 2016-6-30 09:58
[求助] 小弟本科集成电路专业，现在面临选择数字ic设计前端和后端的方向选择，求指教 - [已解决] ...2 3 4 5	ch_5588 2010-12-13	5029333	tangyuxiang 2016-6-29 23:38
[求助] 脉冲同步器中的切换电路搞不懂	battyson 2016-6-28	34742	又是一个号 2016-6-29 22:51
[求助] ISE和modelsim SE时序仿真的问题 - [已解决] ...2	xylion 2016-6-24	147690	xylion 2016-6-29 20:32
[求助] modelsim和matlab联合仿真的问题	xylion 2016-6-29	02245	xylion 2016-6-29 20:29
[求助] 调试MIG出现的错误：PLACE:886，烦请大家指点 ...2	gz_ehome 2014-6-4	129360	qd0090 2016-6-29 19:19
请问实现“乒乓”操作必须要两块存储器吗？ ...2 3 4 5 6	wasosam 2007-6-16	5820918	xinhaoqi 2016-6-29 15:10

1 ... 323 324 325 326327328 329 330 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1