EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 328 329 330 331332333 334 335 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] vhdl 综合后网表的case语句的默认事件没执行	petrel87 2016-6-7	32767	petrel87 2016-6-8 15:52
[求助] FIFO写时碰到的问题 ...2	hms2006 2016-6-6	134827	cqugjw 2016-6-8 15:25
[求助] Verilog代码问题	黎释注册 2016-6-2	82977	iyama 2016-6-8 13:44
[求助] quartus ii 综合通过,编译完成后,没出现错误.下载布线后FPGA没工作. ...2	qianang 2016-6-2	114390	qianang 2016-6-8 09:06
[求助] verilog复位信号问题 ...2	无所谓 2016-5-31	177286	legenlay 2016-6-7 21:15
[求助] 紧急求助 - [悬赏 100 信元资产]	风起云涌66 2016-6-6	74779	legenlay 2016-6-7 21:10
【求助】Modelsim is exiting with code 9	BlakeLively 2009-5-19	818663	冰后重阳 2016-6-7 17:20
[活动] ［Zynq征文]ZedBoard的第一个工程Helloworld 精华1	gaochy1126 2013-1-24	56165	qianhaojei 2016-6-7 17:20
[求助] 求助：verilog中怎么对信号延时输出 ...2	天浪 2016-6-6	1513186	孑然儿 2016-6-7 16:00
[求助] 有关DSP+FPGA综合开发板的问题	a598966984 2016-6-6	12659	polun 2016-6-7 08:54
[求助] 可以调用altera原件原语吗？	谁枫而飘 2016-6-6	02199	谁枫而飘 2016-6-6 22:26
[求助] verilog 语法问题	Zzm514 2016-6-3	52643	大暑 2016-6-6 16:35
[求助] Synplify error	fox0123 2016-6-6	02637	fox0123 2016-6-6 16:28
[求助] 请教vivado设计的bd工程，怎么换硬件平台	qwww3280 2016-3-2	67375	loecd4346 2016-6-6 16:25
[讨论] 帮忙看一下quartus的两条warning，关于PLL和时钟的，	xylion 2016-6-5	57901	xylion 2016-6-6 09:55
[其它] 有没有将图片与像素值互相转换的工具	董小三 2016-6-2	33067	Mountain_fpga 2016-6-6 08:37
[求助] 一个module中上升沿和下降沿，一直混用	mokang0421 2016-6-1	84212	a64thlon 2016-6-6 00:23
[原创] 电磁信号分析与测试	zzzsss1234 2016-6-6	02575	zzzsss1234 2016-6-6 00:02
[求助] generate for 语句是否能综合 ...2	denifee 2014-12-18	157778	zzzsss1234 2016-6-5 23:29
[求助] 输入输出接口位宽可变如何实现~~~欢迎指导讨论	xiaozhuge 2016-2-20	32849	谁枫而飘 2016-6-5 22:35
[求助] 谁有特权同学深入浅出玩转FPGA视频配套的pdf课件	yanghgabc 2012-10-9	74404	userofyours 2016-6-5 22:08
[求助] 关于ise为平台的fpga的问题	drakedog 2016-6-4	12434	lovegiving 2016-6-5 17:43
[求助] 寄存器的建立时间与保持时间	谁枫而飘 2016-6-2	12375	zombes 2016-6-5 13:36
[求助] quartus工程源文件加密	vongy 2015-3-10	74264	zombes 2016-6-5 13:33
[讨论] QUARTUS 的一条warning消除不了	xylion 2016-6-2	33897	zombes 2016-6-5 13:32
[求助] assign d=a&b&c;a和b都是高电平,当c由1变为0时,d可能有毛刺吗	dyytx 2016-6-1	83971	zombes 2016-6-5 13:30
[讨论] 遇到时钟频率是30mhz，60mhz仿真怎么办	petrel87 2016-5-19	92835	zombes 2016-6-5 13:28
[求助] fpga控制sata 接口硬盘进行数据存取 Gbps ...2 3	dkjhl623 2012-8-15	2315835	zombes 2016-6-5 13:23
[求助] modelsim 仿真出现这个问题怎么弄？？谢谢。。	Zzm514 2016-5-18	52713	zombes 2016-6-5 13:21
[求助] [verilog] Verilog语言的编写 ...2 3 4 5 6	甲壳虫 2016-4-7	5316771	zombes 2016-6-5 13:18
[求助] 基于FPGA的数字计算	国科海天 2016-6-3	82972	zombes 2016-6-5 13:15
[求助] SPI 为什么会有 daisy chain这种结构	edmilson28 2016-6-5	02746	edmilson28 2016-6-5 11:14
[求助] 谁有vivado时序分析的实例	谁枫而飘 2016-6-5	01556	谁枫而飘 2016-6-5 11:14
[其它] 可以帮助安装EDA TOOLS,	davidyang1983 2016-6-3	12549	zhq415758192 2016-6-4 23:56
[求助] 帮我看看红线是否可能因为这种代码	petrel87 2016-6-4	02698	petrel87 2016-6-4 09:37

1 ... 328 329 330 331332333 334 335 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1