在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1848|回复: 3

[讨论] 两个spef文件在同一个design中如何合并

[复制链接]
发表于 2016-6-28 18:25:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在我们有一个SoC设计,我们先把内核CPU做成一个IP,再把这个IP应用到这个SoC中。在时序分析阶段,后端会提供:A:CPU IP的1个网表+1个spef文件;同时后端还会提供
B:顶层的1个网表+个spef文件。

A和B各自内部独立的时序分析没有问题,但是在A和B的接口部分时序是不准确的,因此我们希望得到这样的结果:
C:顶层的1个网表+CPU IP的1个网表+1个统一的spef文件


因此,我们需要将A的spef和B的spef这2个文件合并成1个C的spef,以便进行统一的时序分析或者仿真。
BTW:PT可以读入2个spef文件,但是我发现可能是层次或者其他原因,路径延时明显过大,可以判断是不正确的。


问题:
1、本例中层次化设计的多个spef文件(顶层1个spef+CPU IP 1个spef)合并成1个spef文件是否可行?目前正在查阅数据手册看是否有merge的命令,还没有结果。
2、是否有其他方法来解决这个问题?
 楼主| 发表于 2016-6-28 19:18:43 | 显示全部楼层
顶一下
发表于 2016-6-29 19:01:52 | 显示全部楼层
才发现你同时在三个板块发了这个帖子,这也是板块划分不清晰导致的,说明急缺单独的数字IC设计板块,呵呵。
我在后端板块回答了你的帖子,希望对你有帮助。
 楼主| 发表于 2016-7-1 19:11:14 | 显示全部楼层
是的,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:41 , Processed in 0.019116 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表