在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4717|回复: 17

[求助] FPGA多(5个)个不同相位的时钟选择问题

[复制链接]
发表于 2016-6-20 10:19:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在用时钟管理模块生成了五个相位的时钟,用这五个驱动同一个模块,在不同时刻,通过时钟选择使每次只输出一个时钟并作为驱动时钟,不同时刻采用的是开关选择,用了很多方式来选择,都不能完全正常工作。
用过的方法:使用assign ckl_out=(flag1)?clk0:((flag2)?clk1(flag3)?clk2.......);
另外还使用过BUFGMUX,这种方法将使用多个BUFGMUX,而且将导致时钟延迟,相位改变了!
大神们有什么好的方法,请多给小弟指点指点,非常感谢!
发表于 2016-6-20 10:50:19 | 显示全部楼层
把要驱动的模块复制成5分,一个时钟驱动一个,最后再在输出结果中选择输出,行不?
发表于 2016-6-20 11:21:10 | 显示全部楼层
时钟频率是同一个吗?建议直接使用PLL吧
如需FPGA设计,请联系qq827492034
发表于 2016-6-20 13:37:09 | 显示全部楼层
不同相位的时钟选择,也属于时钟切换问题。你怎么保证选择信号和5个时钟信号的相位关系,切换出来没有毛刺?这个设计肯定是有问题的,换个实现方式吧
发表于 2016-6-20 13:44:12 | 显示全部楼层
建议尝试2#兄弟的做法,另外推荐你看篇文章:http://wenku.baidu.com/link?url= ... qq-pf-to=pcqq.group
发表于 2016-6-20 13:44:38 | 显示全部楼层
建议尝试2#兄弟的做法,另外推荐你看篇文章:"http://wenku.baidu.com/link?url=_8s_JNfNjroHG3joBrmRPWh_hz7VJ47zlpdZU0qikRkcAHm-3MY8ee-fHw7MstOGH4-JQ5x4NEm0aPS_Sl5WJvww8_5clmz37eufNItxmLy&qq-pf-to=pcqq.group"
发表于 2016-6-20 17:55:33 | 显示全部楼层
好多年没做FPGA了,下面的理解仅供参考:
DCM出来的5个时钟, 最后通过一个BUFG上全局时钟网络,你可以试试手动调节delay line,把5条路到同一个点的delay均衡好。FPGA 好像有ECO模式,还是在PR阶段?这个我不确定了。
至于切换的时钟毛刺,你完全关掉该路clk再切。
发表于 2016-6-21 09:23:40 | 显示全部楼层
个人建议:做个nco,每次切换通过改变频率控制字和相位控制字
 楼主| 发表于 2016-6-21 11:29:55 | 显示全部楼层
回复 1# maocion


    谢谢,试过了,我是想用这五个相位的时钟去采样同一个数据,选出最优采样时钟!
 楼主| 发表于 2016-6-21 11:31:27 | 显示全部楼层
回复 7# yaya126

谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:42 , Processed in 0.027934 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表