在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6281|回复: 9

[求助] verilog带进位的加法器怎么写

[复制链接]
发表于 2010-3-9 14:46:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog中怎么写带进位的加法器?是不是如下:
input [7:0] A,B;
input Cin;

output [7:0] S;
output Cout;

assign {Cout,S} = A+B+Cin;
发表于 2010-3-9 15:46:39 | 显示全部楼层
楼主仿真一下就知道了吧
发表于 2010-3-11 16:37:00 | 显示全部楼层
晕 你做做就知道了呀 不仿怎么知道结果?
发表于 2010-3-11 20:41:42 | 显示全部楼层
建议LZ自己仿真一下,看看,
发表于 2010-3-11 23:22:21 | 显示全部楼层
直接加就可以了,不知楼主什么意思
发表于 2010-3-12 08:50:29 | 显示全部楼层
楼主这样写完全可以的。
发表于 2010-3-13 16:47:05 | 显示全部楼层
恩,可以,
发表于 2010-3-24 14:13:46 | 显示全部楼层
你们老师是让你们自己做个全加器吧?这样做肯定是不行。
发表于 2015-5-31 14:31:10 | 显示全部楼层
怎么仿真
发表于 2016-8-2 14:09:19 | 显示全部楼层
建议楼主自己仿真一下!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 05:58 , Processed in 0.021246 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表