设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog区分大小写字母么
返回列表 发新帖
查看: 14546|回复: 2

verilog区分大小写字母么

[复制链接]
ji_yan_li
发表于 2008-1-17 17:26:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我要用的verilog库中的单元名都是小写的，可是综合出来的网表中单元名都是大写的，请问verilog和modelsim区分大小写么。
区分大小写

相关帖子
回复

举报

intermilan
发表于 2008-1-18 03:40:53 | 显示全部楼层
verilog的语法是区分大小写的
不过好的代码风格，不应该因为大小写产生歧义
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

frankhyk
发表于 2016-8-4 09:11:10 | 显示全部楼层
过来学习一下
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 15:29 , Processed in 0.018360 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表