Xilinx FPGA 一般是如何用RTL设计访问flash的

ttxs2009 · 发表于 2014-5-3 06:03:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Xilinx的ML605板子上有BPI flash, SPI flash， CF flash (System ACE) 还有一些其他的专用flash。
查了半天，发现大部分信息都是（1）利用JTAG从PC传输bitstream->MCS到flash中，目的只是为了烧写；
（2）利用Microblaze以及相关总线，通过XPS来搭建系统，依赖processor。
请问可不可以不通过Microblaze,直接让Verilog设计读写flash呢？（读写BRAM我刚搞明白）
这种用法普遍吗？请问怎么弄最方便呢？

yadog · 发表于 2014-5-3 08:56:23

找到对应flash的操作时序图，实现之，即OK！

acgoal · 发表于 2014-5-3 09:27:48

设计一个SPI-FLASH控制器。

411242024 · 发表于 2016-7-15 17:48:40

回复 3# acgoal

斑猪好~ 我也有点关于spi flash的问题想请教能加我qq吗？411242024

[讨论] Xilinx FPGA 一般是如何用RTL设计访问flash的

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1