在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8049|回复: 6

[求助] Verilog调用VHDL模块时,参数传递问题

[复制链接]
发表于 2014-7-2 10:23:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,这是VHDL模块的参数      Generic (   
     N : positive := 32;              
     CPOL : std_logic := '0';         
     CPHA : std_logic := '0';         
     PREFETCH : positive := 2;        
     SPI_2X_CLK_DIV : positive := 5);


这是我在verilog模块中例化的部份
  #(

.N                (N             ),

.CPOL             (CPOL          ),

.CPHA             (CPHA          ),

.PREFETCH         (PREFETCH      ),

.SPI_2X_CLK_DIV   (SPI_2X_CLK_DIV)
)

现在有两个问题
   1.数据类型不一样,比如std_logic对应verilog中的什么数据类型?
   2.现在CPU想动态的配置参数,可是不知道怎么弄,总是报错,说“N is not a constant”,难道只能在编译时静态设置吗?


望有这方面经验的大神指点!!!多谢!!!
发表于 2014-7-2 13:13:43 | 显示全部楼层
参数设置时,cpu没办法动态配置吧。
发表于 2014-7-2 14:27:30 | 显示全部楼层
henyouyong
 楼主| 发表于 2014-7-2 21:24:29 | 显示全部楼层
回复 3# ouyangbao

好吧,不带这么赚积分的
发表于 2014-7-2 21:31:27 | 显示全部楼层
question question
发表于 2016-7-15 09:01:23 | 显示全部楼层
我也遇到这个问题
发表于 2016-7-15 11:21:22 | 显示全部楼层
Verilog对数据类型不敏感,位宽对上就行,硬件参数不能动态修改的吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 03:40 , Processed in 0.020886 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表