EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 333 334 335 336337338 339 340 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] SystemVerilog的UE wordfile	lvlingpeng17 2014-9-25	23621	roc2007 2016-5-18 00:43
[求助] ise FFT ip核的datasheet文档打不开什么原因	chang75161 2015-8-26	11978	gentlemanmei 2016-5-17 18:40
[求助] parameter条件修改问题	muye87 2016-5-17	32585	南宫恨 2016-5-17 17:07
[求助] ISE PAR后Maximum frequency 的问题，求帮助	yujiexie 2013-5-3	35289	fwutsairlin 2016-5-17 15:48
[求助] Xilinx DDS Compiler IP核使用问题，用过的高手来看一下 ...2	zzggxx007 2013-7-24	1319798	invoker430 2016-5-17 15:31
[求助] 使用FPGA和HDMI做音视频传输求助	半人小马 2013-3-27	310076	DKCJ02 2016-5-17 15:16
使用modelsim的时候发现不能做功能仿真 ...2	3650054 2003-10-27	1512911	wjhzhx 2016-5-17 14:44
[原创] 我对IC设计流程的一些理解（数字IC部分） ...2 3 4 5 6..8	zlmdmeail_80 2007-10-9	7235462	wjhzhx 2016-5-17 14:32
[招聘] DFT opportunity from Singapore	risccpu 2016-5-17	22616	risccpu 2016-5-17 14:14
[求助] lattice的diamond软件中如何调用active HDL 做时序仿真？	guozheng 2013-5-21	47453	wjhzhx 2016-5-17 13:27
[求助] 毕设设计16阶FIR滤波器问题遇到系统响应系数如何导入电路中	攻城狮之路 2016-5-15	63069	summerxxy 2016-5-17 11:10
[求助] Spartan 3AN DCM原语使用的问题 ...2	xylion 2016-5-16	145385	xylion 2016-5-17 09:09
[求助] ise测功耗出错	wsmet 2016-5-16	11896	acgoal 2016-5-17 08:46
[原创] adfasfsa	abin_888 2016-5-16	02864	abin_888 2016-5-16 23:53
[求助] hspice求解sram静态噪声容限	phuang 2012-3-26	96561	ljb422 2016-5-16 22:31
[求助] VCS编译时指定vivado仿真库的问题 - [悬赏 300 信元资产]	xm900626 2015-9-21	27264	planet1997 2016-5-16 21:52
[求助] 基于FPGA的SRAM代码实现	黎释注册 2016-5-13	43232	黎释注册 2016-5-16 19:17
[求助] altera FPGA的DDR2的写问题	liily 2014-12-4	12209	xfchen1020 2016-5-16 16:43
[求助] edk外设问题（ddr2)	3011204070 2016-1-28	33737	xfchen1020 2016-5-16 16:40
[求助] 从5个时钟里选一个时钟输出	niloaixeuy 2014-12-11	85491	qscwdv741 2016-5-16 16:10
[原创] quarters 15.0安装包和破解包	juntaylor 2016-5-11	42740	doves 2016-5-16 15:38
【转载】约束与时序分析问题汇总 ...2 3 4 5	llxmars 2009-7-20	4319579	rock_mjd 2016-5-16 15:27
[求助] 所有进入ZYNQ7的信号都必须通过IBUG吗？	YYFFLLMMNN 2016-5-9	52609	YYFFLLMMNN 2016-5-16 14:25
[求助] 请教分析DC时产生的时序报告	刺猬精灵 2016-4-19	43384	刺猬精灵 2016-5-16 13:42
[求助] SRIO 4个1X和1个4X有啥区别啊？	jlqsczw_2007 2016-5-15	26134	pumpkin 2016-5-16 13:27
[求助] mig ddr问题	3011204070 2016-5-11	44144	3011204070 2016-5-16 12:36
[求助] FPGA Verilog 矩阵相乘求助	peng@hu 2016-5-13	33837	fascinate_lyd98 2016-5-16 09:23
[调查] 学习FPGA，在国内发展适合用Altera的还是用Xilinx？ ...2	平凡的足迹 2012-10-6	1911489	fascinate_lyd98 2016-5-16 09:13
[求助] 我的XST选项，为什么很多都是锁死的，不能选择呀	pinggougou 2016-5-15	32334	pinggougou 2016-5-15 23:29
[原创] quarters13.0应该使用哪个版本的modelsim	juntaylor 2016-5-7	42994	thjan65 2016-5-15 22:32
[其它] 友晶DE5-net开发板1万5甩卖	wlliamwang 2016-5-15	02928	wlliamwang 2016-5-15 16:45
[原创] 让人蛋疼的Xilinx->ISE->XST综合器，看到这个结果哥Hold住了！！ ...2 3	canoeeda 2011-9-14	2714492	pinggougou 2016-5-15 13:33
[求助] DC安装更改系统变量出错，求助啊，大神在哪啊！！！	chengweidsa 2016-5-15	02154	chengweidsa 2016-5-15 01:14
[求助] 安装DC2008验证license出了问题	yitengzeng 2016-5-12	52362	lizhenjing 2016-5-14 22:26
[求助] flist 里加-v a.v 和-y dir 是什么意思	dyytx 2016-5-14	01434	dyytx 2016-5-14 13:51

1 ... 333 334 335 336337338 339 340 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31194|排名: 15

快速发帖

浏览过的版块

站长推荐 /1