数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31056|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 333 334 335 336337338 339 340 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 求助chipscope时钟问题	feiyangbaxia 2016-4-25	32772	typen 2016-4-29 10:10
[原创] FPGA+arm11+ddr3各类开发板定制	sjzaly 2016-4-29	01609	sjzaly 2016-4-29 10:08
[求助] 关于图像信号VCS仿真的问题	yangxueboily 2016-4-25	32717	yangxueboily 2016-4-29 08:27
[求助] nand flash	rgki_324 2016-4-18	22039	kka 2016-4-28 22:23
[求助] 请问zynq开发板使用ps端的时钟怎么设置约束？	jeoy_z 2016-4-28	02275	jeoy_z 2016-4-28 21:25
[原创] design of UART---FPGA	vitus_wei 2016-4-28	02182	vitus_wei 2016-4-28 14:56
[求助] 大家如何了解標準	glenrice 2016-4-25	41700	kka 2016-4-28 09:03
[求助] 请教有关debussy混合仿真的问题	baobao697841 2016-4-27	11570	baobao697841 2016-4-27 17:25
[求助] 关于非阻塞赋值和begin end块的问题 ...2	qianyuji 2014-9-20	177425	ltshan 2016-4-27 16:10
[原创] iopad实例化文件作为顶层加入dc后，时序约束该怎样写呢？求大神！	liuhanic 2016-4-27	02311	liuhanic 2016-4-27 15:11
[求助] 以太网MII接口调试问题！！	YMXWENQING 2016-4-25	12288	qqiummo 2016-4-27 14:01
[求助] 求大神帮忙看看代码，好人一生平安，谢谢！	Chris_X 2016-4-26	12365	haimo 2016-4-27 10:04
[求助] 关于系统写命令的疑问($fwrite, $fdisplay)	zhang_peng 2016-4-26	34317	haimo 2016-4-27 09:53
[求助] Vivado2015.4中如何在Verilog设计中加入edf模块	71875456 2016-4-26	12599	71875456 2016-4-27 08:51
[求助] 高价求网DVB-T demodulator IP 源码	sz0832 2016-3-6	62043	jacobshen 2016-4-26 22:03
[原创] 感谢伟大的EETOP	cctabps 2016-4-26	21844	jackzhang 2016-4-26 20:05
[求助] 请问verilog中的“#”和systemverilog中的“##”区别是啥？	wyj_whu 2012-2-17	57239	嘎子 2016-4-26 19:33
[求助] 求助pad到第一级寄存器的时序不满足，应该怎样处理？？？ - [悬赏 30 信元资产]	风中飞 2016-4-22	42752	atomdust 2016-4-26 17:51
[求助] FPGA通用IO输出一般是3.3V,我想换成2.5V,影响大么	EricTT 2016-4-18	42525	sisyphus77 2016-4-26 17:40
[讨论] PCIe DMA方式传输数据	ainolike 2016-4-22	22606	nbewuxian 2016-4-26 17:02
[求助] 以m序列产生随机序列后的QPSK调制问题	invoker430 2016-4-26	01677	invoker430 2016-4-26 15:25
[讨论] 例化module时端口的类型	daneast 2016-4-20	73488	daneast 2016-4-26 15:00
[讨论] Verilog testbench从文件读入数据出错的问题 ...2	xcxfly 2016-4-25	115616	xcxfly 2016-4-26 14:02
[求助] 关于verilog testbench中将多个结果写到txt文件会覆盖的问题	xcxfly 2016-4-25	32245	xcxfly 2016-4-26 14:00
[原创] 关于FPGA设计仿真和硬件实测不一致问题的讨论 ...2 3 4 5 6	ertss 2011-10-28	5432000	菜鸟要飞 2016-4-26 13:12
[求助] 【求助】我一个账号的密码提示问题不知道了，现在进不来，大家能不能告诉我该怎么解决	cctabps 2016-4-25	11761	cctabps 2016-4-25 20:56
[求助] chipscope连不上	feiyangbaxia 2016-3-24	42416	feiyangbaxia 2016-4-25 19:59
[求助] 求助，如何vhdl实现2输入2输出的ram	petrel87 2016-3-21	12143	petrel87 2016-4-25 16:43
[求助] 【求助】	cctabps 2016-4-25	01755	cctabps 2016-4-25 12:24
[求助] 关于verilog中gerenate for的疑问	tianyakeliu6 2016-4-25	62574	tianyakeliu6 2016-4-25 09:58
[求助] 怎么将TXT文件存到ram里？ ...2	幻听绿蓝 2016-4-21	125024	幻听绿蓝 2016-4-25 09:25
[求助] verilog中generate的疑问 ...2	YoungZ1 2015-4-11	128046	tianyakeliu6 2016-4-25 09:06
[求助] 用Verilog设计一个梳状滤波器	zenggzh 2016-4-21	33107	zenggzh 2016-4-24 21:16
[求助] ISE 延时链 time quest如何看到每个节点的延时 - [悬赏 200 信元资产]	xylion 2016-4-24	12166	xylion 2016-4-24 16:44
[求助] Failed to access library 'work' at "work".	wangyz 2010-4-14	510592	suifeng_lll 2016-4-24 15:18

1 ... 333 334 335 336337338 339 340 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31056|排名: 7

快速发帖

浏览过的版块

站长推荐 /1