在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2209|回复: 9

[讨论] 遇到时钟频率是30mhz,60mhz仿真怎么办

[复制链接]
发表于 2016-5-19 15:22:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT.时钟频率如果是25mhz。我们可以//    1s/25000000=40ns
reg clk;

always  #20

clk=!clk;


求助各位大神,如果遇到时钟是60mhz怎么办啊?
//    1s/60000000=   这不能除尽咋办啊
如果是16还好说,来个1/16000000=62.5ns
急求!谢谢
发表于 2016-5-19 17:46:27 | 显示全部楼层
如果你用需要非常精准的60MHZ做仿真, 那你用两个可以除的尽的频率去合成。
比如 1000/60 = N/64 + M/50, 你自己去找两个频率点
发表于 2016-5-19 18:40:11 | 显示全部楼层
四舍五入可以的吧
发表于 2016-5-19 19:24:06 | 显示全部楼层
我有点不太理解:
仿真需要非常精确吗?比如你给一个50MHz的时钟,你就认为是60MHz不就行了?
如果真需要非常精准的话,锁相环行不行?
发表于 2016-5-19 20:36:18 | 显示全部楼层
楼主说得很有道理
发表于 2016-5-20 14:03:06 | 显示全部楼层
always  #1e3/30  clk_30M =!clk_30M;
发表于 2016-5-21 18:28:40 | 显示全部楼层
注意在模擬時候要在testbench file上的timescale 定義要設定到1ps如下所示
`timescale 1ns/1ps
不然模擬會有問題
发表于 2016-5-25 14:17:34 | 显示全部楼层
仿真干嘛非要那么准,保持倍数关系就行了啊
发表于 2016-6-3 17:09:05 | 显示全部楼层
不需要很准确的!
发表于 2016-6-5 13:28:06 | 显示全部楼层
前期功能仿真这个可以随便写,后期时序仿真写个近似的就行;
同理可参照静态时序分析过程,create clock时的频率稍微大一点就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 11:17 , Processed in 0.033555 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表