数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31054|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 336 337 338 339340341 342 343 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教综合时产生的时序报告分析	刺猬精灵 2016-4-14	42669	刺猬精灵 2016-4-14 17:47
[求助] Verilog中输出函数$fdisplay，结果txt中没有数据	上官紫虞 2016-4-12	93963	上官紫虞 2016-4-14 14:33
[求助] DDR3内存条上的编码信息是什么意义	li869725671 2016-4-14	01621	li869725671 2016-4-14 09:54
[求助] uvm初始化dut内部ram请教	gyuek 2016-4-12	12117	ltshan 2016-4-14 09:21
[求助] DE2-115板子读取sd卡wave文件的问题	chaowei 2016-4-14	03559	chaowei 2016-4-14 07:36
[求助] calibre2014不能path，如图，求助如何解决感谢	cyx0610 2016-4-7	22171	cyx0610 2016-4-13 22:45
[求助] 什么叫做硬布线，是直接把信号引到管脚上然后给固定电平值吗	monkeywind 2016-4-13	01550	monkeywind 2016-4-13 22:40
[求助] CORDIC算法实现FFT Verilog编译正确，怎么得到仿真时序图？	化小志 2014-11-2	83765	xiximoon 2016-4-13 16:10
[求助] 关于DFI3.1使用dfi_wrdata_cs_n写操作的问题	glsunxiaofeng 2016-4-13	02871	glsunxiaofeng 2016-4-13 15:36
[求助] NIOSII 13.1无法识别头文件	gothinkbig 2016-4-9	12021	李龙威 2016-4-13 15:34
[求助] FPGA如何下载才能掉电不消失啊	253577147 2016-4-5	62367	李龙威 2016-4-13 14:34
[求助] 求Verilog的PID代码	liguiyang 2016-3-31	12185	李龙威 2016-4-13 14:30
[求助] 一个简单的问题求解	chang75161 2016-4-6	31877	李龙威 2016-4-13 14:12
[求助] 跪求spi flash控制器的Verilog代码，谢谢	IC灬CPU 2016-4-6	42361	李龙威 2016-4-13 14:11
[求助] 新手做FPGA+dsp+arm综合系统的项目，诚恳求赐教 ...2	米女 2015-3-16	146656	e_donkey 2016-4-13 13:46
[求助] 设计前怎样评估FPGA资源是否够用？ ...2	jlfeieee 2011-6-17	1510306	李龙威 2016-4-13 13:41
[求助] 求教，用AD画FPGA最小系统原理图的各种元件库	EricTT 2016-4-12	33017	李龙威 2016-4-13 11:23
[原创] 在虚拟机64 位ubuntu系统上安装DC	huashuokey 2016-4-11	22581	李龙威 2016-4-13 11:15
[求助] 【求助】各位大神，走过路过不要错过，群听，开源逻辑综合工具，HDL中间形式，AST树 - [悬赏 500 信元资产]	DYQLET01 2016-4-11	21964	DYQLET01 2016-4-13 11:04
[求助] 菜鸟求助，这样的逻辑应该怎么实现	eda—wdy 2016-4-11	52567	杰克淡定 2016-4-13 09:53
[原创] 关于XP1052 PCIE主模式DMA（BMD）	luminate 2016-4-8	12849	woaidianzi90 2016-4-13 08:49
[求助] 请教，FPGA用双口RAM做图像降帧的问题	wudfwesker 2016-4-12	02161	wudfwesker 2016-4-12 22:00
[求助] SPARTAN6_DDR2 读写数据总是丢数据	yanguestc 2016-4-12	02201	yanguestc 2016-4-12 21:10
[讨论] 一个vhdl工程，实体和构造体可以分成两个文件写吗?	szq187 2016-4-12	01669	szq187 2016-4-12 20:38
[转贴] 分享一个智能网络控制精华帖	zhang209a 2016-4-12	02593	zhang209a 2016-4-12 20:29
[求助] 请教综合过程遇到的问题	刺猬精灵 2016-4-11	52629	刺猬精灵 2016-4-12 17:28
[原创] 一个verilog关于时钟的面试题 ...2 3 4 5	veron 2011-6-14	4424821	杰克淡定 2016-4-12 16:35
[求助] 用verilog写可综合的循环语句	gentlemanmei 2016-4-11	63317	gentlemanmei 2016-4-12 15:35
[求助] altera的一个DSP模块如何放多个乘法器进去	xiaoyu608 2016-4-12	01652	xiaoyu608 2016-4-12 14:49
[求助] 华邦sdram仿真模型	李龙威 2016-4-12	02877	李龙威 2016-4-12 10:58
[求助] ISE约束文件	sss08_leon 2016-4-12	02216	sss08_leon 2016-4-12 10:42
[求助] 基于APB的uart的fifo数据读取 - [已解决]	gateway91 2016-4-8	55624	gateway91 2016-4-11 21:50
[求助] FPGA MAC 以太网	汉白雪玉 2016-4-7	82738	汉白雪玉 2016-4-11 21:10
[求助] DC综合遇到这个问题	yangxueboily 2016-4-8	63807	yangxueboily 2016-4-11 19:12
在modelsim中添加ISE库 ...2 3 4 5	yyqygdx 2009-12-13	4212012	嘎子 2016-4-11 19:01

1 ... 336 337 338 339340341 342 343 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31054|排名: 7

快速发帖

浏览过的版块

站长推荐 /1