EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 332 333 334 335336337 338 339 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] cyclone iv 中 altlvds_rx IP核的deserialization参数求助	qlweld 2016-5-21	12335	ever4ever 2016-5-23 09:10
[求助] modelsim 仿真出错	peng@hu 2016-5-22	01936	peng@hu 2016-5-22 23:05
[原创] 关于modelsim仿真出现的问题解答 - [已解决]	池承利 2013-4-15	64059	flyhouse112 2016-5-22 23:03
[求助] 40位曼彻斯特解码vhdl求答疑	petrel87 2016-5-22	12481	petrel87 2016-5-22 16:37
[求助] Libero编译环境生成SmartDesign时报错	果冻布丁34 2016-4-13	12108	果冻布丁34 2016-5-22 11:58
[求助] synopsys的license破解总是失败 - [悬赏 200 信元资产] ...2	gateway91 2016-4-14	118040	1013576690 2016-5-21 22:31
[求助] 请问为什么Reset、Clock控制器里的电路常用门级cell搭，而不用RTL写	orlye 2016-5-20	43276	orlye 2016-5-21 22:31
[求助] 使用ICC对Full case的default的检查问题	csdn 2015-12-17	12631	megaic 2016-5-21 18:22
[讨论] 只会verilog能不能读懂VHDL的代码 ...2	szq187 2016-2-25	176577	KillerArthas 2016-5-21 16:20
[求助] 三态门上电复位的时候有要求必须是输入还是输出吗	dyytx 2016-5-21	12168	atomdust 2016-5-21 15:04
[求助] 求助SDHC卡控制器	灵溪小鱼1211 2016-5-20	12336	灵溪小鱼1211 2016-5-20 20:28
[招聘] 成都海思无线芯片开发部大量招聘设计验证专家	yifan225 2016-5-20	02739	yifan225 2016-5-20 20:10
[求助] 求助，$signed在实际电路中要怎么改才可以在板子上跑？	471899214 2016-5-20	52211	yaya126 2016-5-20 17:06
[求助] vivado NC	dreamings 2016-5-20	02314	dreamings 2016-5-20 17:02
[求助] vcs编译vivado库问题 ...2 3	xm900626 2015-9-18	2217051	dreamings 2016-5-20 16:54
[求助] SGMII接口疑惑	monkeywind 2016-5-20	02705	monkeywind 2016-5-20 16:19
[原创] 终于搞定了68013，把经验和大家分享一下	小钻风同学 2016-5-18	45145	scorpian 2016-5-20 16:05
[求助] Xilinx bufgmux的时钟该如何约束？	h2o_freely 2016-5-19	46772	YYFFLLMMNN 2016-5-20 15:35
[求助] verilog分水岭算法求助！！！	chendechao 2016-5-20	01542	chendechao 2016-5-20 10:34
[求助] 请教一下使用fpga进行网络通信的问题	qqiummo 2016-4-26	12562	Rainrun 2016-5-20 09:34
[求助] ISE14.7和synopsy2015配合使用的问题	chenxin27_mail 2016-5-19	01721	chenxin27_mail 2016-5-19 18:32
[求助] 关于数字滤波器中求和逻辑采用阻塞赋值还是非阻塞赋值的问题 ...2	艾克0928 2016-5-14	114178	ickey元件采购网 2016-5-19 18:17
[求助] DC综合的时候，BUFX20是啥	wsmet 2016-5-19	02963	wsmet 2016-5-19 16:51
[求助] modelsim后仿真的延时问题，跪求指点	petrel87 2016-5-19	12473	petrel87 2016-5-19 10:48
[求助] 如何数字抽取滤波器的一些设计指标？	艾克0928 2016-5-18	22225	艾克0928 2016-5-19 09:36
[求助] 一段乒乓操作自己仿真出现了问题，求解	chang75161 2016-5-16	93039	chang75161 2016-5-18 22:57
[求助] FPGA时钟输出问题，低电平下不来	小钻风同学 2014-12-28	95789	小钻风同学 2016-5-18 22:38
[求助] modelsim中加入sdf文件后仿真出现错误	sky飞飞飞啊 2016-5-18	32265	cp3840008 2016-5-18 21:43
[求助] 关于Modelsim-Altera ae软件双击打开报错的问题	IC.Michael 2016-5-18	02447	IC.Michael 2016-5-18 20:00
[讨论] ISE添加ngc文件时的warning讨论	xylion 2016-5-18	33297	xylion 2016-5-18 19:37
[求助] 串口数据发送遇到的问题 ...2	hms2006 2016-5-16	136348	harry_hust 2016-5-18 17:13
[原创] 明德扬FPGA视频教程—经典练习包文检测模块	mdykj33 2016-5-18	01981	mdykj33 2016-5-18 16:34
[调查] 大家都来聊聊都用过什么 fpga? ...2	fzyzdy 2016-5-13	105074	linfulin 2016-5-18 15:51
[招聘] sfsfgs	abin_888 2016-5-16	13282	ltshan 2016-5-18 10:21
[资料] SystemVerilog的UE wordfile	lvlingpeng17 2014-9-25	23620	roc2007 2016-5-18 00:43

1 ... 332 333 334 335336337 338 339 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1