带参数实例化的模块综合时找不到是怎么回事?

wenjohnny

代码中有下面的带参数的例化module:
  spi_prescaler_counter #(COUNT_WIDTH_PP) u_cnt (
                                 .pre_cnt                (pre_cnt),
                                 .scl_brge               (scl_brge));
综合时总提示:
Information: Building the design 'spi_prescaler_counter' instantiated from design 'spi_prescaler' with
        the parameters "8". (HDL-193)
Warning: Cannot find the design 'spi_prescaler_counter' in the library 'WORK'. (LBR-1)
Warning: Unable to resolve reference 'spi_prescaler_counter' in 'spi_prescaler'. (LINK-5)

请问是怎么回事?子模块spi_prescaler_counter 中是有定义该参数的.我用的201206版本的dc
我把#(COUNT_WIDTH_PP)去掉, 则综合可以过.

orlye

这种风格DC应该支持的。
建议检查几个东西吧：
1、代码是不是用analysis+elaborate读入的？
2、link_library设对了没？
3、有没有做uniquify？

wenjohnny

谢了！确实是read的问题；改成analyze+elaborate就好了，很感谢orlye！

yi4105635

回复 3# wenjohnny


   请问楼主  我是analyze -format verilog dsp0.v                      analyze -format verilog dsp1.v

analyze -format verilog dsp2.v

analyze -format verilog mon.v

                           elaborate Mon
  我这样子设置是analyze+elaborate吧  但是就是这样才报错啊  search_path设置了DW下的路径 想知道为啥啊

aiguorun

我也遇到了这个问题，谢了

orlye

2楼好腻害
现在让我看到这种问题就傻眼了

haimo

回复 6# orlye

现在还不如当年了，领导当得太久了吧