在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[讨论] 有没有人做过异步电路设计 董小三 2016-4-20 22160 yyaoecit 2016-4-22 21:21
[求助] 有关xilinx的SDK开发的问题 dongdong602 2016-3-4 12535 00001liufei 2016-4-22 21:05
[讨论] altera 三速以太网 j200681106 2016-4-22 02425 j200681106 2016-4-22 15:46
[求助] DC综合VHDL,使用的是自己定制的package 模型,如何编译? zhq415758192 2015-4-23 12434 快脚蜥蜴 2016-4-22 14:13
[求助] 关于使用寄存器解决亚稳态的疑惑 zjulsh 2016-4-21 42531 zjulsh 2016-4-22 12:34
有人用过ise里的Ethernet MAC核吗? xueyw 2009-3-7 65352 kimi_xiaoben 2016-4-22 11:10
[讨论] 求Xilinx高速串行接口(Serdes)的学习方法和案例 Aleanne 2016-4-21 23123 菜鸟要飞 2016-4-22 11:10
[讨论] PCIE pio 模式求助 LIJIANWU 2016-4-22 12037 菜鸟要飞 2016-4-22 11:08
[求助] 关于FPGA在PIO模式下实现PCIE接口 噱扎 2014-11-17 42778 LIJIANWU 2016-4-22 11:04
[求助] ise 13.2 program error问题  ...2 yangchao1t 2013-6-3 148643 lishangfeng1990 2016-4-22 10:13
[讨论] PSoC在FPGA中集成了ARM硬核,但怎么感觉还是各玩各的 Aleanne 2016-4-21 12317 harry_hust 2016-4-22 10:03
[求助] hspice不生成.sw文件 想吃就喝 2016-4-21 23360 想吃就喝 2016-4-22 01:42
[求助] 请教modelsim6.3仿真altera fft ip core问题。 andrewqu 2016-4-9 22103 fanjibiao 2016-4-21 22:52
[求助] bmm文件(用data2mem更新core generator生成的memory) h2o_freely 2016-4-21 13071 fanjibiao 2016-4-21 22:49
[求助] Verilog实现DFT/IDFT? simuzi 2016-4-20 12946 woai2020 2016-4-21 16:06
[求助] 求助一个关于xilinx时序约束的低端问题 - [悬赏 10 信元资产] 风中飞 2016-4-16 43006 风中飞 2016-4-21 14:33
[原创] 学IC上E课网,就业不用愁  ...23 eecourse 2016-4-7 2212791 liuxian 2016-4-21 14:29
[求助] ISE FIFO核使用时full和empty同时为1 模拟学习者 2016-4-20 27344 模拟学习者 2016-4-21 12:38
[求助] 【求助】hspice 不能生成 ‘.sw' 文件 想吃就喝 2016-4-21 01667 想吃就喝 2016-4-21 11:43
[求助] fpga可以用c语言进行解微分方程吗 - [悬赏 200 信元资产] 西柚 2016-4-18 43192 sgj821 2016-4-21 10:26
求助:dc中的 library compiler怎么创建.db文件 wallacebooth 2006-9-12 77788 spreadtrum.paul 2016-4-21 09:52
[求助] 看看下面的程序哪里的语法错误 甲壳虫 2016-4-20 12552 daviehj 2016-4-21 08:56
[求助] FPGA刚刚入门,以后如何提高 xukawendi 2016-4-17 72727 574920045 2016-4-21 08:48
[求助] Xilinx GTP 设计 louity 2016-4-19 22964 Alterwood 2016-4-20 20:53
[原创] 白啃了一个月书,早知道就看这FPGA视频了 mdykj33 2016-4-20 01843 mdykj33 2016-4-20 15:35
[求助] Verilog 里reg型变量出现multiple driver,修改后代码不工作 xinjian87 2016-4-20 25567 choplin 2016-4-20 11:14
[原创] 基于FPGA的高速LVDS数据传输 axpro 2014-8-10 12861 ice-river 2016-4-20 10:40
[求助] 关于PCIE DMA操作的一个疑问 myhedwig 2016-4-14 32720 myhedwig 2016-4-20 10:40
[讨论] 把sdram(ddr) controller挂在qsys系统外或内有什么区别吗 gothinkbig 2016-4-20 02327 gothinkbig 2016-4-20 10:38
[求助] xilinx mig核的mask怎么用,哪位可以帮帮忙实在不懂 zxctja 2016-4-18 62577 choplin 2016-4-20 10:02
[求助] 求教,在DC综合后的网表文件怎么导入到PT中进行时序分析  ...2 hxfwdzx 2010-11-2 197733 williamliwei 2016-4-20 08:49
[讨论] 请教,从spec 到 RTL design lhw 2016-4-12 53666 董小三 2016-4-20 06:24
[讨论] ddr 董小三 2016-4-14 31992 vvtt 2016-4-19 23:24
[原创] 请教vivado无法设置out of context atlandis 2016-4-19 01746 atlandis 2016-4-19 20:39
[求助] 求助quartus gate_level_sim icicer 2012-9-21 66991 shwnyoo 2016-4-19 18:41
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 09:05 , Processed in 0.043799 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块