在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 设计前怎样评估FPGA资源是否够用?  ...2 jlfeieee 2011-6-17 1510388 李龙威 2016-4-13 13:41
[求助] 求教,用AD画FPGA最小系统原理图的各种元件库 EricTT 2016-4-12 33051 李龙威 2016-4-13 11:23
[原创] 在虚拟机64 位ubuntu系统上安装DC attach_img huashuokey 2016-4-11 22609 李龙威 2016-4-13 11:15
悬赏 [求助] 【求助】各位大神,走过路过不要错过,群听,开源逻辑综合工具,HDL中间形式,AST树 - [悬赏 500 信元资产] DYQLET01 2016-4-11 21989 DYQLET01 2016-4-13 11:04
[求助] 菜鸟求助,这样的逻辑应该怎么实现 attach_img eda—wdy 2016-4-11 52600 杰克淡定 2016-4-13 09:53
[原创] 关于XP1052 PCIE主模式DMA(BMD) luminate 2016-4-8 12884 woaidianzi90 2016-4-13 08:49
[求助] 请教,FPGA用双口RAM做图像降帧的问题 attach_img wudfwesker 2016-4-12 02186 wudfwesker 2016-4-12 22:00
[求助] SPARTAN6_DDR2 读写数据总是丢数据 attach_img yanguestc 2016-4-12 02229 yanguestc 2016-4-12 21:10
[讨论] 一个vhdl工程,实体和构造体可以分成两个文件写吗? szq187 2016-4-12 01684 szq187 2016-4-12 20:38
[转贴] 分享一个智能网络控制精华帖 zhang209a 2016-4-12 02617 zhang209a 2016-4-12 20:29
[求助] 请教综合过程遇到的问题 刺猬精灵 2016-4-11 52660 刺猬精灵 2016-4-12 17:28
[原创] 一个verilog关于时钟的面试题 attach_img  ...2345 veron 2011-6-14 4425035 杰克淡定 2016-4-12 16:35
[求助] 用verilog写可综合的循环语句 attachment gentlemanmei 2016-4-11 63357 gentlemanmei 2016-4-12 15:35
[求助] altera的一个DSP模块如何放多个乘法器进去 xiaoyu608 2016-4-12 01684 xiaoyu608 2016-4-12 14:49
[求助] 华邦sdram仿真模型 李龙威 2016-4-12 02914 李龙威 2016-4-12 10:58
[求助] ISE约束 文件 sss08_leon 2016-4-12 02245 sss08_leon 2016-4-12 10:42
悬赏 [求助] 基于APB的uart的fifo数据读取 - [已解决] attach_img gateway91 2016-4-8 55677 gateway91 2016-4-11 21:50
[求助] FPGA MAC 以太网 汉白雪玉 2016-4-7 82781 汉白雪玉 2016-4-11 21:10
[求助] DC综合遇到这个问题 yangxueboily 2016-4-8 63859 yangxueboily 2016-4-11 19:12
在modelsim中添加ISE库 attachment  ...2345 yyqygdx 2009-12-13 4212173 嘎子 2016-4-11 19:01
[讨论] 关于quartus宏功能管理向导配置的RAM在modelsim仿真时出现的问题 Zhuzc 2014-10-28 13262 徐峰 2016-4-11 17:27
[原创] 【求助】各位大神,走过路过不要错过,群听,开源逻辑综合工具,HDL中间形式,AST树 DYQLET01 2016-4-11 22181 DYQLET01 2016-4-11 15:52
[原创] 关于Xilinx的SERDES同步的问题,请教各位。 YYFFLLMMNN 2016-4-11 02679 YYFFLLMMNN 2016-4-11 14:50
[求助] sdram仿真问题 李龙威 2016-4-11 02696 李龙威 2016-4-11 13:23
ise可以复制IP核里的代码使用吗? 847838149 2016-3-31 42529 linfulin 2016-4-11 11:44
[求助] 新手求助 关于verilog中数值计算的设计方法。  ...23 ttxs2009 2012-7-10 2310897 gentlemanmei 2016-4-11 10:15
[招聘] 龙芯中科技术有限公司-招聘 芯片逻辑设计工程师 lssunx 2016-4-11 02505 lssunx 2016-4-11 09:45
[求助] DW Impementation name 问题 yangxueboily 2016-4-10 02256 yangxueboily 2016-4-10 16:26
[求助] DC2011vF中想调用DW库的FIFO,退出了  ...2 zhch7777 2012-12-21 177782 yangxueboily 2016-4-10 16:07
[资料] 新手上路,求大神帮助 attach_img rao834780600 2016-3-31 22290 gentlemanmei 2016-4-10 14:59
[原创] 从window开发环境过渡到linux开发环境 wide_road 2016-4-8 12067 silencefpga 2016-4-10 13:05
悬赏 [求助] Altera FFT IPCore的输出source_exp不在其官方文档的指定范围内 - [悬赏 500 信元资产] attach_img larlyii 2013-6-20 68359 andrewqu 2016-4-9 21:50
[求助] 关于电平转换芯片输入输出引脚悬空的问题 天蝎座杀羊 2016-4-5 75042 452197178 2016-4-9 21:48
[讨论] FPGA问题求助  ...2 董小三 2016-4-5 134644 restar 2016-4-9 14:51
[原创] 求助,FPGA的SRAM上电初始值怎么读?我怎么都是0而不是随机数? 847838149 2016-4-6 65400 sme-ic 2016-4-9 11:10
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 11:13 , Processed in 0.600729 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块