EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31143|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 340 341 342 343344345 346 347 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DC2011vF中想调用DW库的FIFO，退出了 ...2	zhch7777 2012-12-21	178032	yangxueboily 2016-4-10 16:07
[资料] 新手上路，求大神帮助	rao834780600 2016-3-31	22391	gentlemanmei 2016-4-10 14:59
[原创] 从window开发环境过渡到linux开发环境	wide_road 2016-4-8	12132	silencefpga 2016-4-10 13:05
[求助] Altera FFT IPCore的输出source_exp不在其官方文档的指定范围内 - [悬赏 500 信元资产]	larlyii 2013-6-20	68569	andrewqu 2016-4-9 21:50
[求助] 关于电平转换芯片输入输出引脚悬空的问题	天蝎座杀羊 2016-4-5	75271	452197178 2016-4-9 21:48
[讨论] FPGA问题求助 ...2	董小三 2016-4-5	134954	restar 2016-4-9 14:51
[原创] 求助，FPGA的SRAM上电初始值怎么读？我怎么都是0而不是随机数？	847838149 2016-4-6	65537	sme-ic 2016-4-9 11:10
[求助] 求助：FPGA开发板推荐 ...2	candy198921 2014-3-25	186494	xmwu 2016-4-9 08:14
[原创] 这句话什么意思？Empty module <IP_core> remains a black box.	847838149 2016-4-8	04518	847838149 2016-4-8 15:17
[求助] IO内存分配和映射	marginall 2016-4-8	12197	t28user 2016-4-8 14:15
[求助] 关于altera加法进位链“不上链”的问题	下雨天的脚步 2016-4-8	12506	下雨天的脚步 2016-4-8 12:37
[求助] ISE MAP warning	xylion 2016-4-8	11800	xylion 2016-4-8 10:02
[求助] Altera DDR3 uniphy IP核使用问题——读写数据不一致	ever4ever 2016-4-7	13064	ever4ever 2016-4-8 09:04
[求助] Xilinx Vivado仿真时会卡住，不用鼠标点击软件的window就不继续	zhang_peng 2016-4-8	02382	zhang_peng 2016-4-8 06:46
[讨论] 谁有 qurtuesII 15.0的全套安装包啊	253577147 2016-4-3	52288	linfulin 2016-4-7 22:54
[求助] altera pcie ip核仿真求指导	海东凤婷 2016-4-5	32612	zhangbinsniper 2016-4-7 20:24
[求助] ALTERA有没有类似xilinx的iodelay模块	feiyuzhuxian 2016-4-7	12281	zhangbinsniper 2016-4-7 20:22
[求助] synplify 编译遇到：VHDL compiler failed	zhouchaozinc 2016-4-7	01612	zhouchaozinc 2016-4-7 16:56
[求助] DDS IP核	汉白雪玉 2016-4-6	22828	汉白雪玉 2016-4-7 13:21
[求助] 计数器为什么会出现这种突变跳转的情况？	一语奔驰 2016-3-28	95637	一语奔驰 2016-4-7 12:42
[求助] 求教一个关于fifo深度问题	chang75161 2016-4-6	22569	HADIST 2016-4-7 12:20
[求助] 下面这段VHDL代码什么意思，本人小白，谢谢详解	IC灬CPU 2016-4-6	12614	天怒法师 2016-4-7 11:31
[求助] 一个fifo深度问题求解	chang75161 2016-4-6	32149	yuxiaojia 2016-4-7 11:18
[求助] xapp1052移植出错问题	li869725671 2016-4-7	01516	li869725671 2016-4-7 10:31
[求助] 问一些有关时序约束的弱智问题	风中飞 2016-4-6	22347	越远 2016-4-7 08:44
altera在线座谈问答:FPGA DSP 解決方案 ...2	greenpine 2003-12-26	109570	linfulin 2016-4-6 23:12
[求助] 跪求关于ISE14.7和QuestaSim的联合仿真的问题	长安客2014 2016-4-6	02511	长安客2014 2016-4-6 22:05
[原创] 关于Xilinx 的时序约束（XDC不是UCF）可以看这里 ...2	yuelengyueming 2014-4-1	156402	jsls0701 2016-4-6 21:09
[讨论] 设计的电路中用到了某工艺厂提供的Flash IP，请问怎么用DC对电路进行综合	从这一刻信仰 2016-4-6	01657	从这一刻信仰 2016-4-6 14:34
[求助] 求解决：为什么Fitter后的pin连接和RTL视图不同？	下雨天的脚步 2016-4-6	01495	下雨天的脚步 2016-4-6 14:04
[求助] FPGA的时序分析和snopsys的时序分析有什么区别吗？	253577147 2016-4-6	11827	253577147 2016-4-6 13:05
[求助] 一段数据传输问题求助fpga的	chang75161 2016-4-6	01373	chang75161 2016-4-6 10:43
[求助] vivado编译出错的问题	li869725671 2016-4-6	03377	li869725671 2016-4-6 09:27
[讨论] 电路设计是以电压为标准吗？	谁枫而飘 2016-4-3	72419	t28user 2016-4-5 20:28
[求助] 各路大神求助哇！88E1111 crs和col信号使用求助	monkeywind 2016-4-5	01523	monkeywind 2016-4-5 20:26

1 ... 340 341 342 343344345 346 347 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31143|排名: 11

快速发帖

浏览过的版块

站长推荐 /3