在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
悬赏 [求助] VCS在centos上启动不了 - [悬赏 200 信元资产] attach_img 霜飞眉上 2016-3-15 93401 vongy 2016-3-19 13:24
[求助] VCS运行简单测试报错,求指导,谢谢 ArcherLing 2016-1-6 55678 ybw1926 2016-3-19 11:26
[讨论] 关于异构处理器? LostArthur 2016-3-16 23586 zw84611 2016-3-19 09:34
悬赏 [求助] 求教一个关于小数乘法的问题 - [悬赏 200 信元资产] attach_img xduryan 2016-3-11 63122 lyyss 2016-3-18 19:25
[求助] 如何连接待测试模块的内部信号到ILA观察? attach_img becoll 2010-5-5 24408 yks 2016-3-18 15:37
[求助] 武汉Xilinx一级代理 德风劲草 2016-3-18 01838 德风劲草 2016-3-18 13:30
[求助] 如何解决VHDL中参数化赋值时非全零问题 attach_img FreyaOu 2016-3-15 22104 Jungolf 2016-3-18 11:39
[讨论] 单口SRAM时序如何控制 董小三 2016-3-15 63538 Jungolf 2016-3-18 11:31
[求助] kc705上关于用PMbus去配置UCD9248 yazixiaowo 2016-3-18 02369 yazixiaowo 2016-3-18 11:15
下载 ISE9.1  ...2345 jitongw 2007-6-1 4022445 tgvcat 2016-3-18 10:47
[求助] K7电压不正常 sxl611 2016-3-17 22746 火车 2016-3-18 10:02
软件无线电/GPS卫星导航/通信信号处理开发解决方案 spl_2010_2 2009-8-7 83086 twentypp 2016-3-18 08:07
[求助] 基于basic的altera gxb接收器怎么用呢? caiying1909 2012-10-16 34577 坚脑筋 2016-3-17 16:29
悬赏 [求助] Altera内存控制器调试 - [悬赏 50 信元资产] linghuqiubai 2016-2-18 23171 myself2004 2016-3-17 16:25
[求助] DesignCompile 综合时乘法器结构选择 ctheseus 2016-3-17 01609 ctheseus 2016-3-17 14:08
[讨论] 各位FPGA大侠都用什么方法在PC端读写串口呢 ttxs2009 2014-5-1 63821 guoweifeng 2016-3-17 14:03
[原创] test for zlv zjli1984 2016-3-17 02032 zjli1984 2016-3-17 13:34
[求助] 装DC有点问题请教一下大神 hukangha 2012-11-28 77081 weisen_wang 2016-3-17 11:27
[求助] 是否可用内部复位信号?很多处要用内部信号清除状态数据 attach_img pingis58 2016-3-16 32141 weisen_wang 2016-3-17 11:26
[求助] Warning: Tri-state node(s) do not directly drive top-level attach_img 我还是不懂 2010-11-13 39477 husthxing 2016-3-16 22:26
[求助] 各位帮看一下这个PWM实现程序问题出在哪里了,调试半天了没弄出来,谢谢 attach_img sshhrr 2016-1-25 82864 m9421501 2016-3-16 21:58
[求助] GPS中GGA信息的问题 谁枫而飘 2016-3-16 01869 谁枫而飘 2016-3-16 20:47
[原创] 请教综合时候有必要选pipelining和retiming么? atlandis 2016-3-16 02311 atlandis 2016-3-16 20:32
[招聘] 急招 FPGA 开发工程师 hqhjj 2016-3-11 42997 hqhjj 2016-3-16 18:04
[求助] DSP Builder 模拟信号经过input模块没有输出?怎么办? attach_img yuanhong96 2016-3-16 01677 yuanhong96 2016-3-16 15:16
[求助] 用Verilog的case语法做multiplexer出的问题  ...2 zhang_peng 2016-3-11 125529 zhang_peng 2016-3-16 14:34
[求助] 请问谁有vivado 2015.04的安装文件,或哪儿可以下载 yangyuf1 2016-3-16 01740 yangyuf1 2016-3-16 13:12
[求助] 学习Verilog中遇到的一个问题 moody 2016-3-10 32489 ltshan 2016-3-16 11:01
[原创] AURORA 遇到一个百年难遇的问题 ykq19880104 2016-3-16 22227 sonson2008 2016-3-16 09:39
[原创] 请教一个RTL module的综合是否一定需要取消 trim unconnected signal atlandis 2016-3-14 31972 atlandis 2016-3-16 09:36
[求助] VCS在centos上的启动问题 attach_img 霜飞眉上 2016-3-15 22435 icemanlv 2016-3-16 09:02
[原创] AURORA 遇到一个百年难遇的问题 ykq19880104 2016-3-16 01851 ykq19880104 2016-3-16 08:02
[原创] AURORA 遇到一个百年难遇的问题 ykq19880104 2016-3-16 01772 ykq19880104 2016-3-16 07:55
[求助] 求书嵌入式系统可靠性设计 李伯成 mailwang123 2016-3-16 01677 mailwang123 2016-3-16 06:31
[求助] 关于signal tap kknd2009 2011-11-28 95346 crax4ever 2016-3-15 23:41
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 08:36 , Processed in 0.041057 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块