数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31238|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 344 345 346 347348349 350 351 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 数字电路中的逻辑屏蔽和电屏蔽是什么意思呢？	253577147 2016-4-5	01280	253577147 2016-4-5 16:52
[讨论] 状态机嵌套	董小三 2016-4-1	64032	董小三 2016-4-5 14:58
[求助] verilog关于memory存储型寄存器组的问题	AngerWinTD 2016-4-3	34252	runileking 2016-4-5 09:00
[求助] modelsim仿真结果	cfpdl 2016-4-4	22462	越远 2016-4-5 08:42
[求助] 编译报错：ERROR:MapLib:973	wucaidai 2016-4-5	01941	wucaidai 2016-4-5 07:33
[求助] ise编译报错Xst:2033	wucaidai 2016-4-4	23502	wucaidai 2016-4-5 07:30
[求助] 用Cypress EZ-USB FX2 芯片 CY7C68013A 配置 Xilinx Spartan 6 FPGA的问题	xiaoligege 2016-4-4	13023	xiachaoabc 2016-4-4 22:37
[求助] 用verilog实现TCP协议 ...2	shenqixian 2014-6-17	1716275	losh88 2016-4-4 17:48
[求助] VD1D2G32芯片有没有人用过啊	董董number1 2013-9-30	25990	zhrui 2016-4-4 15:56
[求助] RS485控制板硬件框图和软件函数框图 - [悬赏 100 信元资产]	Bugod 2016-4-3	23653	Bugod 2016-4-4 12:48
[求助] 谁做过用C语言链表来实现电路的链接	253577147 2016-4-3	01829	253577147 2016-4-3 19:16
[资料] do文件的生成过程中的关键步骤	wsz561208 2015-9-19	23773	253577147 2016-4-3 15:37
[资料] 求synplify pro	lulu08171537 2015-12-17	12819	253577147 2016-4-3 15:36
[资料] 明德扬FPGA视频教程-第二章 QuartusⅡ的使用技巧	mdykj33 2015-12-25	52044	253577147 2016-4-3 15:35
[求助] 求助	binchen0805 2016-4-2	22451	silencefpga 2016-4-3 13:47
[求助] ISE重新implement后出错	ldyxhn 2016-4-1	22102	silencefpga 2016-4-3 13:44
[求助] MAP的时候总是会出现这个错误，导致MAP失败	勤劳的小男人 2016-3-30	23368	silencefpga 2016-4-3 13:39
[求助] 求助一个关于DDC下变频的问题	风中飞 2016-4-3	01667	风中飞 2016-4-3 13:35
[求助] ISE和Vivado安装问题	leihongcetc 2015-6-28	59096	silencefpga 2016-4-3 13:24
[讨论] 请教 ps是如何通过基地址访问外设pl的	狂羁青马 2016-4-3	02124	狂羁青马 2016-4-3 09:25
[求助] 基于FPGA的spi flash控制器设计（Verilog）实现	IC灬CPU 2016-4-1	22248	风释怀 2016-4-2 10:47
[原创] 请教FPGA route不正常的原因	atlandis 2016-3-31	33268	atlandis 2016-4-1 19:41
[讨论] 关于时序约束 ...2	wyj_whu 2011-12-21	107183	t多多洛 2016-4-1 17:31
[原创] 1233	谢林茂 2016-4-1	02008	谢林茂 2016-4-1 13:11
[求助] 均为 F484 封装的 Cyclone III 与 Cyclone IV 的引脚兼容问题	lsyzmonkey 2016-4-1	23466	darlingsun 2016-4-1 12:45
[求助] 100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号 ...2	zengbowenzi 2016-3-29	177637	不二先生 2016-4-1 11:31
[求助] quartusii 15.0同样的破解方式在笔记本上可以跑综合，台式机就不可以报错？求解？？？ - [已解决]	yuanhong96 2016-3-22	76524	ever4ever 2016-4-1 08:49
[求助] 一个数据扩展问题求解	chang75161 2016-3-30	32035	越远 2016-4-1 08:42
[求助] 7位Rader算法FPGA实现	baobao1991 2015-7-1	22231	dake1025 2016-3-31 15:12
[原创] 请教大家在综合时有没有遇到这样的问题？	alenww 2016-3-31	02489	alenww 2016-3-31 14:22
[求助] 有谁做过Virtex5的PCI-Express开发？	qingweisan 2012-6-23	76056	xjxmax 2016-3-31 14:02
[求助] Verilog，Modelsim新手刚学，求大神帮助啊！！！！！！！ ...2	小蓉蛋蛋 2016-3-29	114393	xjxmax 2016-3-31 13:59
[求助] vivado SDK代码编写指导参考资料	tianruotong 2016-3-31	02465	tianruotong 2016-3-31 11:17
[求助] QSYS使用外部引脚复位时，nios不能下载代码	tianruotong 2016-3-24	33102	tianruotong 2016-3-31 11:14
[求助] 请教：ise如何调用vivado例化的ip核	随风的叶 2016-3-29	24228	随风的叶 2016-3-31 10:17

1 ... 344 345 346 347348349 350 351 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31238|排名: 11

快速发帖

站长推荐 /1