数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31358|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 347 348 349 350351352 353 354 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ALTERA有没有类似xilinx的iodelay模块	feiyuzhuxian 2016-4-7	12359	zhangbinsniper 2016-4-7 20:22
[求助] synplify 编译遇到：VHDL compiler failed	zhouchaozinc 2016-4-7	01709	zhouchaozinc 2016-4-7 16:56
[求助] DDS IP核	汉白雪玉 2016-4-6	23106	汉白雪玉 2016-4-7 13:21
[求助] 计数器为什么会出现这种突变跳转的情况？	一语奔驰 2016-3-28	95931	一语奔驰 2016-4-7 12:42
[求助] 求教一个关于fifo深度问题	chang75161 2016-4-6	22802	HADIST 2016-4-7 12:20
[求助] 下面这段VHDL代码什么意思，本人小白，谢谢详解	IC灬CPU 2016-4-6	12800	天怒法师 2016-4-7 11:31
[求助] 一个fifo深度问题求解	chang75161 2016-4-6	32376	yuxiaojia 2016-4-7 11:18
[求助] xapp1052移植出错问题	li869725671 2016-4-7	01634	li869725671 2016-4-7 10:31
[求助] 问一些有关时序约束的弱智问题	风中飞 2016-4-6	22532	越远 2016-4-7 08:44
altera在线座谈问答:FPGA DSP 解決方案 ...2	greenpine 2003-12-26	109845	linfulin 2016-4-6 23:12
[求助] 跪求关于ISE14.7和QuestaSim的联合仿真的问题	长安客2014 2016-4-6	02749	长安客2014 2016-4-6 22:05
[原创] 关于Xilinx 的时序约束（XDC不是UCF）可以看这里 ...2	yuelengyueming 2014-4-1	156657	jsls0701 2016-4-6 21:09
[讨论] 设计的电路中用到了某工艺厂提供的Flash IP，请问怎么用DC对电路进行综合	从这一刻信仰 2016-4-6	01718	从这一刻信仰 2016-4-6 14:34
[求助] 求解决：为什么Fitter后的pin连接和RTL视图不同？	下雨天的脚步 2016-4-6	01576	下雨天的脚步 2016-4-6 14:04
[求助] FPGA的时序分析和snopsys的时序分析有什么区别吗？	253577147 2016-4-6	11903	253577147 2016-4-6 13:05
[求助] 一段数据传输问题求助fpga的	chang75161 2016-4-6	01540	chang75161 2016-4-6 10:43
[求助] vivado编译出错的问题	li869725671 2016-4-6	03620	li869725671 2016-4-6 09:27
[讨论] 电路设计是以电压为标准吗？	谁枫而飘 2016-4-3	72622	t28user 2016-4-5 20:28
[求助] 各路大神求助哇！88E1111 crs和col信号使用求助	monkeywind 2016-4-5	01613	monkeywind 2016-4-5 20:26
[求助] Xilinx xps工程导出到sdk中硬件工程不正确	legerliu 2016-4-5	01746	legerliu 2016-4-5 18:11
[求助] 数字电路中的逻辑屏蔽和电屏蔽是什么意思呢？	253577147 2016-4-5	01296	253577147 2016-4-5 16:52
[讨论] 状态机嵌套	董小三 2016-4-1	64133	董小三 2016-4-5 14:58
[求助] verilog关于memory存储型寄存器组的问题	AngerWinTD 2016-4-3	34298	runileking 2016-4-5 09:00
[求助] modelsim仿真结果	cfpdl 2016-4-4	22536	越远 2016-4-5 08:42
[求助] 编译报错：ERROR:MapLib:973	wucaidai 2016-4-5	01966	wucaidai 2016-4-5 07:33
[求助] ise编译报错Xst:2033	wucaidai 2016-4-4	23568	wucaidai 2016-4-5 07:30
[求助] 用Cypress EZ-USB FX2 芯片 CY7C68013A 配置 Xilinx Spartan 6 FPGA的问题	xiaoligege 2016-4-4	13085	xiachaoabc 2016-4-4 22:37
[求助] 用verilog实现TCP协议 ...2	shenqixian 2014-6-17	1716433	losh88 2016-4-4 17:48
[求助] VD1D2G32芯片有没有人用过啊	董董number1 2013-9-30	26067	zhrui 2016-4-4 15:56
[求助] RS485控制板硬件框图和软件函数框图 - [悬赏 100 信元资产]	Bugod 2016-4-3	23721	Bugod 2016-4-4 12:48
[求助] 谁做过用C语言链表来实现电路的链接	253577147 2016-4-3	01854	253577147 2016-4-3 19:16
[资料] do文件的生成过程中的关键步骤	wsz561208 2015-9-19	23816	253577147 2016-4-3 15:37
[资料] 求synplify pro	lulu08171537 2015-12-17	12855	253577147 2016-4-3 15:36
[资料] 明德扬FPGA视频教程-第二章 QuartusⅡ的使用技巧	mdykj33 2015-12-25	52074	253577147 2016-4-3 15:35
[求助] 求助	binchen0805 2016-4-2	22522	silencefpga 2016-4-3 13:47

1 ... 347 348 349 350351352 353 354 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31358|排名: 13

快速发帖

浏览过的版块

站长推荐 /1