数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31241|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 347 348 349 350351352 353 354 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 如何解决VHDL中参数化赋值时非全零问题	FreyaOu 2016-3-15	22324	Jungolf 2016-3-18 11:39
[讨论] 单口SRAM时序如何控制	董小三 2016-3-15	63741	Jungolf 2016-3-18 11:31
[求助] kc705上关于用PMbus去配置UCD9248	yazixiaowo 2016-3-18	02665	yazixiaowo 2016-3-18 11:15
下载 ISE9.1 ...2 3 4 5	jitongw 2007-6-1	4023702	tgvcat 2016-3-18 10:47
[求助] K7电压不正常	sxl611 2016-3-17	23113	火车 2016-3-18 10:02
软件无线电/GPS卫星导航/通信信号处理开发解决方案	spl_2010_2 2009-8-7	83283	twentypp 2016-3-18 08:07
[求助] 基于basic的altera gxb接收器怎么用呢？	caiying1909 2012-10-16	34762	坚脑筋 2016-3-17 16:29
[求助] Altera内存控制器调试 - [悬赏 50 信元资产]	linghuqiubai 2016-2-18	23521	myself2004 2016-3-17 16:25
[求助] DesignCompile 综合时乘法器结构选择	ctheseus 2016-3-17	01680	ctheseus 2016-3-17 14:08
[讨论] 各位FPGA大侠都用什么方法在PC端读写串口呢	ttxs2009 2014-5-1	64086	guoweifeng 2016-3-17 14:03
[原创] test for zlv	zjli1984 2016-3-17	02113	zjli1984 2016-3-17 13:34
[求助] 装DC有点问题请教一下大神	hukangha 2012-11-28	77330	weisen_wang 2016-3-17 11:27
[求助] 是否可用内部复位信号？很多处要用内部信号清除状态数据	pingis58 2016-3-16	32376	weisen_wang 2016-3-17 11:26
[求助] Warning: Tri-state node(s) do not directly drive top-level	我还是不懂 2010-11-13	39729	husthxing 2016-3-16 22:26
[求助] 各位帮看一下这个PWM实现程序问题出在哪里了，调试半天了没弄出来，谢谢	sshhrr 2016-1-25	83095	m9421501 2016-3-16 21:58
[求助] GPS中GGA信息的问题	谁枫而飘 2016-3-16	01920	谁枫而飘 2016-3-16 20:47
[原创] 请教综合时候有必要选pipelining和retiming么？	atlandis 2016-3-16	02368	atlandis 2016-3-16 20:32
[招聘] 急招 FPGA 开发工程师	hqhjj 2016-3-11	43264	hqhjj 2016-3-16 18:04
[求助] DSP Builder 模拟信号经过input模块没有输出？怎么办？	yuanhong96 2016-3-16	01754	yuanhong96 2016-3-16 15:16
[求助] 用Verilog的case语法做multiplexer出的问题 ...2	zhang_peng 2016-3-11	126155	zhang_peng 2016-3-16 14:34
[求助] 请问谁有vivado 2015.04的安装文件，或哪儿可以下载	yangyuf1 2016-3-16	01836	yangyuf1 2016-3-16 13:12
[求助] 学习Verilog中遇到的一个问题	moody 2016-3-10	32674	ltshan 2016-3-16 11:01
[原创] AURORA 遇到一个百年难遇的问题	ykq19880104 2016-3-16	22483	sonson2008 2016-3-16 09:39
[原创] 请教一个RTL module的综合是否一定需要取消 trim unconnected signal	atlandis 2016-3-14	32191	atlandis 2016-3-16 09:36
[求助] VCS在centos上的启动问题	霜飞眉上 2016-3-15	22702	icemanlv 2016-3-16 09:02
[原创] AURORA 遇到一个百年难遇的问题	ykq19880104 2016-3-16	02074	ykq19880104 2016-3-16 08:02
[原创] AURORA 遇到一个百年难遇的问题	ykq19880104 2016-3-16	01956	ykq19880104 2016-3-16 07:55
[求助] 求书嵌入式系统可靠性设计李伯成	mailwang123 2016-3-16	01751	mailwang123 2016-3-16 06:31
[求助] 关于signal tap	kknd2009 2011-11-28	95692	crax4ever 2016-3-15 23:41
[求助] 测试文件的问题	stiffen 2016-3-14	12142	fkl523 2016-3-15 21:46
[原创] 求助：在dc中什么命令能让他只对电路网表综合而不进行优化，谢谢了	huaxiang123456 2012-1-3	55917	appleyuchi2 2016-3-15 21:20
[求助] 请问sc_max.db和sc_min.db的区别是什么？	appleyuchi2 2016-3-15	02411	appleyuchi2 2016-3-15 19:38
[求助] VHDL modelsim仿真问题	优雅只于心间 2016-3-15	01606	优雅只于心间 2016-3-15 17:50
[求助] xilinx ise运行关联的modelsim出现问题，求解是什么原因	chang75161 2016-3-14	22254	chang75161 2016-3-15 16:46
[求助] 最近 ISE编译遇到点问题，求指点	li869725671 2016-3-15	02643	li869725671 2016-3-15 16:12

1 ... 347 348 349 350351352 353 354 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31241|排名: 11

快速发帖

站长推荐 /1