EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 31197|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 349 350 351 352353354 355 356 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Design compiler DV界面	chongtongxue 2016-2-29	03285	chongtongxue 2016-2-29 17:01
[求助] ISE与questasim联合仿真的问题。求教！	ryl_1989 2015-11-30	12593	中国梅西 2016-2-29 16:34
[求助] ISE iMPACT 识别问题	thereywb 2014-12-7	25057	jornsnopy 2016-2-29 15:19
[求助] 新手求助！基于FPGA的AD转换模块验证问题	tori128 2016-2-28	42577	tori128 2016-2-29 12:54
[讨论] Altera USB下载问题	skyccd 2013-3-26	32200	yzmerry 2016-2-29 11:31
[原创] verdi	zcunsh 2016-2-28	13486	whz7783478 2016-2-29 11:05
[讨论] Verilog的语法问题请教	清霜一梦 2016-2-27	33112	yaya126 2016-2-29 09:59
[其它] Bounded Integer Sequence Encoding	luoyanghero 2016-2-28	02731	luoyanghero 2016-2-28 16:16
[求助] UPF的questasim仿真，testbench只能用systemverilog写？	somey 2014-7-23	12406	浩然若枫 2016-2-27 14:55
[讨论] 哪些软件只能在xp上运行	luoyanghero 2016-2-27	01848	luoyanghero 2016-2-27 13:54
[求助] quartus13.0 fitter跑死	xw25140 2016-2-27	02162	xw25140 2016-2-27 10:50
[讨论] ISE 生成的sdf文件和在综合前的约束有关系么？	曳尾鱼 2014-11-27	43034	13309227905 2016-2-27 10:44
[求助] 求教一下各位大神关于sd高速卡初始化的一些相关问题 - [悬赏 50 信元资产]	caiwenq 2016-2-19	42628	kka 2016-2-27 10:24
[讨论] 学习systemverilog有什么好方法？	renlei 2016-2-22	32247	清霜一梦 2016-2-27 09:38
[求助] 我做了一个数据采集、USB传输系统，编译后所占逻辑资料才1%？请高手帮忙看看，谢谢！	melinda 2010-12-1	87494	CoCo3646 2016-2-27 09:24
[求助] xilinx SDSOC	仙人-酋长 2016-2-26	01808	仙人-酋长 2016-2-26 20:20
[求助] 配置Xilinx PROM XCF01S问题	zaner 2016-2-25	12930	zaner 2016-2-26 20:18
[求助] 请教一个关于FFT的问题	风中飞 2016-2-24	11797	vigorkylin 2016-2-26 17:58
[求助] 开机启动项	christine1225 2016-2-26	03245	christine1225 2016-2-26 17:21
[求助] verilog中随clk posedge逐步读入txt文件数据	daneast 2016-2-25	63034	daneast 2016-2-26 14:21
[求助] ISE map出错	renAlex 2016-2-26	02162	renAlex 2016-2-26 13:37
[求助] vivado工程出错求助	wendaoyuchen 2016-2-25	13007	wendaoyuchen 2016-2-26 08:58
[求助] 如何让Quartus II综合模块时不插IO buffer?	RNA2012 2016-2-25	02090	RNA2012 2016-2-25 22:31
[求助] 请教一个同步时钟，异步fifo的问题 ...2	renzimu 2016-2-24	114075	silencefpga 2016-2-25 22:26
[求助] actel开发软件Libero	飞天花雨 2016-2-24	33539	飞天花雨 2016-2-25 18:51
VHDL还有前途吗？ ...2 3 4 5 6..20	hudie2002 2007-10-28	19149619	szq187 2016-2-25 16:29
FPGA新手,该用verilog 还是VHDL? ...2 3 4 5 6..11	Paul_Lee 2009-1-21	10527311	szq187 2016-2-25 16:28
[求助] 发包工具	wucaidai 2016-2-25	02338	wucaidai 2016-2-25 15:56
[求助] 【已经解决】新手Verilog代码综合之后硬件资源占用0%，求讨论解决	douwangdiaole 2014-11-23	99826	仗剑问天 2016-2-25 14:40
[求助] Xilinx FPGA因为congestion跑不完怎么解？	rockban 2016-2-25	12382	pusher_yxg 2016-2-25 13:34
[讨论] DCM时钟驱动下的输出信号的偏移约束	笑陵韵 2016-2-17	52654	笑陵韵 2016-2-25 09:58
[求助] vivado可不可以使用synplify等第三方综合工具？	gmm.dl.cn 2016-2-24	13513	newliujian 2016-2-25 09:54
[求助] HDL和SC/C的联合仿真，用SC建模或是C++建模有何区别	gyuek 2016-2-23	32187	zhaojolly 2016-2-24 21:06
[求助] 16bit处理器与32位SRAM的异步接口设计	woyunsi3000 2016-2-24	02240	woyunsi3000 2016-2-24 18:01
[求助] HSPICE仿真，输入激励信号无故改变 - [悬赏 100 信元资产]	BSXYZYC 2016-2-24	02394	BSXYZYC 2016-2-24 14:09

1 ... 349 350 351 352353354 355 356 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 31197|排名: 15

快速发帖

浏览过的版块

站长推荐 /1