EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31148|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 349 350 351 352353354 355 356 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


fpga实现nandflash ecc 问题请教 ...2	mark8436 2009-11-26	178283	Error 2016-2-22 10:11
[求助] 关于systemverilog interface的问题	vigorkylin 2016-2-20	27015	vigorkylin 2016-2-22 08:36
[求助] 求教：关于cadence的破解	atlandis 2015-1-20	34505	minzyyl 2016-2-21 23:22
[求助] 谁有arria V的开发板，帮忙验证ddr3功能。有偿验证。	myself2004 2016-1-28	11940	中国梅西 2016-2-21 15:33
[求助] 一个DDR3初始化失败的问题 ...2 3	dongdong602 2015-12-2	2312555	中国梅西 2016-2-21 15:25
求助SATA的IP core！ ...2	theflash 2004-7-2	187597	中国梅西 2016-2-21 14:46
[求助] 仿真后，看不到仿真波形。端口信号的值为 1‘hx	savin_123 2016-2-19	31820	wsjc1999 2016-2-21 13:21
[转贴] FPGA 图形化界面 Visual HDL	1292569609 2016-2-21	02411	1292569609 2016-2-21 13:15
[资料] 学习资料	fpgawuhan 2016-2-20	22084	qqai299 2016-2-21 12:31
[讨论] 使用verilog编写仿真模型	heidong123 2016-2-18	42565	JOKER198811 2016-2-21 09:37
[求助] 求HDMI解码芯片sii9233A的数据手册	szq187 2016-2-20	12057	szq187 2016-2-20 15:23
[求助] cadence如何读取数据（.txt, .dat等格式）文件~	亘古风 2016-2-19	03050	亘古风 2016-2-19 23:08
[求助] 求助，关于PCIE的硬核的，仿真不出来的	hexuezu 2012-5-7	53850	whzwwj1979 2016-2-19 22:58
请问各位DX 如何安装magma	hypee 2004-11-3	34148	nguyenphucvy 2016-2-19 15:31
[求助] 利用verilog实现BMP格式的图片转JPEG格式的图片	yyz1988 2015-12-15	32082	yyz1988 2016-2-19 14:26
[求助] 请教一下关于zynq的驱动开发资料	zhicc 2016-2-18	12434	574920045 2016-2-19 09:52
[求助] 插入ScanChain	lyjren 2016-2-19	02025	lyjren 2016-2-19 08:30
[求助] 求教sd卡高速卡初始化相关问题	caiwenq 2016-2-18	12009	caiwenq 2016-2-18 19:36
[求助] isp hsync之间的数据	lxw11 2016-2-18	01709	lxw11 2016-2-18 18:16
[求助] 请问有没有可以获取系统时间和日期的函数或方法 - [悬赏 10 信元资产]	kdgscyx 2016-2-17	12637	A1985 2016-2-18 14:53
[求助] [求助]generate设定不同随机种子	recorner 2016-2-18	12546	A1985 2016-2-18 12:08
[求助] 关于AXI4总线	潇湘月色 2016-2-2	44260	董小三 2016-2-18 08:09
[求助] 虚拟机跑VCS（DVE） ...2	belamy 2013-11-20	125439	yy1989413 2016-2-17 22:13
[求助] 求vivado时序约束的脚本样本，谢谢	o_o0p_oo 2016-2-17	01343	o_o0p_oo 2016-2-17 19:12
[求助] synopsys求助破解	荆雪伊人 2015-12-28	22177	llovez11 2016-2-17 09:45
[求助] vivoda仿真出现的奇怪现象	清霜一梦 2016-1-27	22883	清霜一梦 2016-2-16 13:51
[求助] ise怎么在编译的过程中打开bat文件	kdgscyx 2016-2-16	22938	kdgscyx 2016-2-16 12:04
[讨论] quartus 例化DLL	Liz6868 2016-2-16	01635	Liz6868 2016-2-16 10:10
[求助] Xilinx FPGA的IO命名中，各个字母代表含义是什么？	71875456 2016-2-15	13441	71875456 2016-2-16 10:02
dc_shell-t 为什么不认 create_schematic 命令	lusheng1028 2009-10-22	65756	lusheng1028 2016-2-15 23:37
如何修该 tcl 脚本中的默认 time 单位 ...2	lusheng1028 2009-11-3	138285	lusheng1028 2016-2-15 23:36
[求助] zynq 中如何在pl侧使用ddr2 ram	f1_f1_f1 2016-2-15	02060	f1_f1_f1 2016-2-15 16:39
[求助] DC综合时时钟port不能isolaated，怎么解决	chenfengrugao 2016-2-15	01328	chenfengrugao 2016-2-15 16:08
[讨论] SDRAM反馈时钟	董小三 2015-10-15	72733	董小三 2016-2-15 06:32
[求助] DDR2的参数怎么选？	2319981848 2016-2-5	32457	silencefpga 2016-2-13 15:43

1 ... 349 350 351 352353354 355 356 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31148|排名: 7

快速发帖

浏览过的版块

站长推荐 /1