在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2864|回复: 1

[求助] verdi兼容system verilog吗?

[复制链接]
发表于 2016-3-3 11:13:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我将原来的.v testbench 改成 .sv,并且将其中一个reg变量a变成了logic型,仿真没问题,但用verdi看波形时,“logic a;”中的a无法拉出来,而其他地方,比如“output a ; ”处的a是可以拉出看波形的。
这是正常现象吗?怎么设置可以让verdi像看.v那样舒服的看.sv
还有,vi编辑.v时特殊字符都是变色的,而.sv不行,改怎样改呢?
菜鸟,求指教~~
发表于 2016-3-28 15:00:23 | 显示全部楼层
兼容SV的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:51 , Processed in 0.014718 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表