EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31195|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 351 352 353 354355356 357 358 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] [求助]generate设定不同随机种子	recorner 2016-2-18	12627	A1985 2016-2-18 12:08
[求助] 关于AXI4总线	潇湘月色 2016-2-2	44384	董小三 2016-2-18 08:09
[求助] 虚拟机跑VCS（DVE） ...2	belamy 2013-11-20	125550	yy1989413 2016-2-17 22:13
[求助] 求vivado时序约束的脚本样本，谢谢	o_o0p_oo 2016-2-17	01378	o_o0p_oo 2016-2-17 19:12
[求助] synopsys求助破解	荆雪伊人 2015-12-28	22237	llovez11 2016-2-17 09:45
[求助] vivoda仿真出现的奇怪现象	清霜一梦 2016-1-27	22936	清霜一梦 2016-2-16 13:51
[求助] ise怎么在编译的过程中打开bat文件	kdgscyx 2016-2-16	23006	kdgscyx 2016-2-16 12:04
[讨论] quartus 例化DLL	Liz6868 2016-2-16	01665	Liz6868 2016-2-16 10:10
[求助] Xilinx FPGA的IO命名中，各个字母代表含义是什么？	71875456 2016-2-15	13544	71875456 2016-2-16 10:02
dc_shell-t 为什么不认 create_schematic 命令	lusheng1028 2009-10-22	65805	lusheng1028 2016-2-15 23:37
如何修该 tcl 脚本中的默认 time 单位 ...2	lusheng1028 2009-11-3	138408	lusheng1028 2016-2-15 23:36
[求助] zynq 中如何在pl侧使用ddr2 ram	f1_f1_f1 2016-2-15	02134	f1_f1_f1 2016-2-15 16:39
[求助] DC综合时时钟port不能isolaated，怎么解决	chenfengrugao 2016-2-15	01352	chenfengrugao 2016-2-15 16:08
[讨论] SDRAM反馈时钟	董小三 2015-10-15	72813	董小三 2016-2-15 06:32
[求助] DDR2的参数怎么选？	2319981848 2016-2-5	32529	silencefpga 2016-2-13 15:43
[求助] [求助]在Qsys中如何连接DMA和支持流的AVALON-MM外设？	ee_sniper 2016-2-13	03924	ee_sniper 2016-2-13 11:17
[求助] 希望了解ASIC主频与温升的关系，请高手帮忙，多谢！	Su--27 2016-2-12	01643	Su--27 2016-2-12 21:29
[调查] 中兴通讯（ZTE）数字IC的offer怎么样？ ...2	liun06 2015-10-12	199518	Zongxiao 2016-2-11 10:09
[资料] 求questasim 10.3a，必有重谢！	xiaoyue1989 2016-2-4	12281	小小胖 2016-2-9 23:44
[求助] 借人气找对象可以不？上海张江的。 ...2	hongfeng575 2016-1-24	185507	小小胖 2016-2-9 23:34
[求助] verdi 自动更新 fsdb波形的问题 ...2	supermanqc 2012-9-12	1010399	小小胖 2016-2-9 23:32
[调查] 新年发红包	susmanllp 2016-2-8	02801	susmanllp 2016-2-8 09:02
[调查] 发红包	susmanllp 2016-2-6	02553	susmanllp 2016-2-6 20:35
[求助] quartus13.1破解完了，但是ddr的ip核不能用，大神们能不能帮帮忙啊	萌萌的marco 2016-1-22	23677	yhsy1002 2016-2-5 12:39
[原创] 求questasim 10.3a，必有重谢！	xiaoyue1989 2016-2-4	01850	xiaoyue1989 2016-2-4 11:40
[求助] 重赏求助questasim 10.3a	xiaoyue1989 2016-2-4	02005	xiaoyue1989 2016-2-4 11:39
[求助] DSP Builder编译成功转为vhdl语言后，无法使用modelsim进行RTL后仿真	yanzhang1987 2016-2-3	02105	yanzhang1987 2016-2-3 16:59
[求助] vivado中debug波形存储的问题	renzhi5 2015-8-5	53140	cgssuccess 2016-2-3 11:37
[求助] 关于fpga加密的问题 ...2	qd0090 2012-10-29	1311983	jackhb007 2016-2-2 13:54
请教一个关于源同步时序的问题 ...2 3	lgrrrrrr 2007-3-23	259628	ddxx 2016-2-2 09:19
[求助] 关于spyglass的问题	chainingruijie1 2011-4-1	64599	zt_jianglin 2016-2-1 20:41
[求助] 关于Verilog的问题	zhsj 2016-1-31	22396	zhb129 2016-2-1 19:58
[转贴] 异构计算：OpenPOWER的CAPI+FPGA	justfigo 2015-12-19	63578	bufre 2016-2-1 17:19
[求助] tsmc标准单元库中原理图混乱	z77 2015-12-14	12649	小豆丁 2016-2-1 14:16
[求助] modelsim仿真xfab工艺的综合后网表文件,提示标准库单元找不到	xiajinminyu 2016-2-1	02242	xiajinminyu 2016-2-1 12:54

1 ... 351 352 353 354355356 357 358 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31195|排名: 15

快速发帖

站长推荐 /1