在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 如何让Quartus II综合模块时不插IO buffer? RNA2012 2016-2-25 02108 RNA2012 2016-2-25 22:31
[求助] 请教一个同步时钟,异步fifo的问题  ...2 renzimu 2016-2-24 114167 silencefpga 2016-2-25 22:26
[求助] actel开发软件Libero 飞天花雨 2016-2-24 33602 飞天花雨 2016-2-25 18:51
VHDL还有前途吗?  ...23456..20 hudie2002 2007-10-28 19150207 szq187 2016-2-25 16:29
FPGA新手,该用verilog 还是VHDL?  ...23456..11 Paul_Lee 2009-1-21 10527787 szq187 2016-2-25 16:28
[求助] 发包工具 wucaidai 2016-2-25 02366 wucaidai 2016-2-25 15:56
[求助] 【已经解决】新手Verilog代码综合之后硬件资源占用0%,求讨论解决 douwangdiaole 2014-11-23 99914 仗剑问天 2016-2-25 14:40
[求助] Xilinx FPGA因为congestion跑不完怎么解? rockban 2016-2-25 12428 pusher_yxg 2016-2-25 13:34
[讨论] DCM时钟驱动下的输出信号的偏移约束 笑陵韵 2016-2-17 52691 笑陵韵 2016-2-25 09:58
[求助] vivado可不可以使用synplify等第三方综合工具? gmm.dl.cn 2016-2-24 13570 newliujian 2016-2-25 09:54
[求助] HDL和SC/C的联合仿真,用SC建模或是C++建模有何区别 gyuek 2016-2-23 32227 zhaojolly 2016-2-24 21:06
[求助] 16bit处理器与32位SRAM的异步接口设计 woyunsi3000 2016-2-24 02276 woyunsi3000 2016-2-24 18:01
[求助] HSPICE仿真,输入激励信号无故改变 - [悬赏 100 信元资产] BSXYZYC 2016-2-24 02459 BSXYZYC 2016-2-24 14:09
[求助] Verilog 如何读txt文件 求助 gmm.dl.cn 2016-2-24 33565 rvnistelrooy 2016-2-24 13:26
[讨论] 带整数部分的小数乘法 董小三 2016-2-23 42323 加油99 2016-2-24 10:51
[求助] 菜鸟求教 savin_123 2016-2-19 43068 leopard520329 2016-2-24 10:13
[求助] NIOSII flash programmer问题请教 110500623 2016-2-24 02024 110500623 2016-2-24 09:21
[求助] 关于IIIC的应答信号的问题 lovehouzi 2016-2-23 12094 rvnistelrooy 2016-2-24 09:07
[求助] MIG核数据错位的问题 tzhbingdu 2016-2-24 02541 tzhbingdu 2016-2-24 00:13
[转贴] 异步复位同步释放的方法以及多时钟系统的复位设计 justfigo 2016-2-23 03374 justfigo 2016-2-23 22:05
[资料] FPGA 图形化软件 1292569609 2016-2-23 02925 1292569609 2016-2-23 21:56
[求助] FPGA中有关门控时钟转换的问题 894438252 2016-2-23 02338 894438252 2016-2-23 20:37
[讨论] 异步fifo中由二进制转化成格雷码一定有用吗 从这一刻信仰 2016-2-21 43708 wsphynb 2016-2-23 15:20
[求助] 求教vivado在Win8.1上无法启动问题 a466417662 2016-2-23 11821 菜鸟要飞 2016-2-23 14:22
[求助] wifi sdio tangate 2013-2-27 46709 x0070481 2016-2-23 13:53
[求助] 关于异步电路设计疑惑  ...2 lilehuai 2015-12-6 104934 lu123163 2016-2-23 11:52
好好贴 agui166 2004-2-1 13289 tgvcat 2016-2-23 11:43
[求助] mos开关管描述问题 PaulAllen 2016-2-21 22682 PaulAllen 2016-2-22 18:34
[求助] 用mvsim+vcs进行LowPower仿真流程,为什么没有出现期待中的不定态 icldc 2011-12-9 87856 浩然若枫 2016-2-22 15:11
[求助] memory, analog等不能合成的解释 weva_84 2016-2-14 43386 weva_84 2016-2-22 10:43
fpga实现nandflash ecc 问题请教  ...2 mark8436 2009-11-26 178476 Error 2016-2-22 10:11
[求助] 关于systemverilog interface的问题 vigorkylin 2016-2-20 27246 vigorkylin 2016-2-22 08:36
[求助] 求教:关于cadence的破解 atlandis 2015-1-20 34623 minzyyl 2016-2-21 23:22
[求助] 谁有arria V的开发板,帮忙验证ddr3功能。有偿验证。 myself2004 2016-1-28 11989 中国梅西 2016-2-21 15:33
[求助] 一个DDR3初始化失败的问题  ...23 dongdong602 2015-12-2 2313212 中国梅西 2016-2-21 15:25
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-6 14:48 , Processed in 0.045810 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块