数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31358|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 351 352 353 354355356 357 358 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DSP Builder 模拟信号经过input模块没有输出？怎么办？	yuanhong96 2016-3-16	01765	yuanhong96 2016-3-16 15:16
[求助] 用Verilog的case语法做multiplexer出的问题 ...2	zhang_peng 2016-3-11	126265	zhang_peng 2016-3-16 14:34
[求助] 请问谁有vivado 2015.04的安装文件，或哪儿可以下载	yangyuf1 2016-3-16	01852	yangyuf1 2016-3-16 13:12
[求助] 学习Verilog中遇到的一个问题	moody 2016-3-10	32709	ltshan 2016-3-16 11:01
[原创] AURORA 遇到一个百年难遇的问题	ykq19880104 2016-3-16	22542	sonson2008 2016-3-16 09:39
[原创] 请教一个RTL module的综合是否一定需要取消 trim unconnected signal	atlandis 2016-3-14	32255	atlandis 2016-3-16 09:36
[求助] VCS在centos上的启动问题	霜飞眉上 2016-3-15	22757	icemanlv 2016-3-16 09:02
[原创] AURORA 遇到一个百年难遇的问题	ykq19880104 2016-3-16	02123	ykq19880104 2016-3-16 08:02
[原创] AURORA 遇到一个百年难遇的问题	ykq19880104 2016-3-16	02007	ykq19880104 2016-3-16 07:55
[求助] 求书嵌入式系统可靠性设计李伯成	mailwang123 2016-3-16	01760	mailwang123 2016-3-16 06:31
[求助] 关于signal tap	kknd2009 2011-11-28	95756	crax4ever 2016-3-15 23:41
[求助] 测试文件的问题	stiffen 2016-3-14	12147	fkl523 2016-3-15 21:46
[原创] 求助：在dc中什么命令能让他只对电路网表综合而不进行优化，谢谢了	huaxiang123456 2012-1-3	55949	appleyuchi2 2016-3-15 21:20
[求助] 请问sc_max.db和sc_min.db的区别是什么？	appleyuchi2 2016-3-15	02425	appleyuchi2 2016-3-15 19:38
[求助] VHDL modelsim仿真问题	优雅只于心间 2016-3-15	01615	优雅只于心间 2016-3-15 17:50
[求助] xilinx ise运行关联的modelsim出现问题，求解是什么原因	chang75161 2016-3-14	22298	chang75161 2016-3-15 16:46
[求助] 最近 ISE编译遇到点问题，求指点	li869725671 2016-3-15	02681	li869725671 2016-3-15 16:12
[求助] FPGA配置芯片烧写问题	lunmag 2016-3-15	02409	lunmag 2016-3-15 11:42
[讨论] asic不同工艺与延迟的关系	luoyanghero 2016-3-13	23982	vigorkylin 2016-3-15 11:14
[讨论] 中国本土有哪些自主品牌的FPGA厂家？	dianfengqishi 2016-3-15	01710	dianfengqishi 2016-3-15 10:04
[求助] 关于解读时序图	gaosongruihe 2015-4-19	32813	gaosongruihe 2016-3-14 21:19
[求助] 关于FPGA PCIE写事务，各位大侠帮忙解惑	shangdim0 2016-3-14	02221	shangdim0 2016-3-14 17:47
[求助] 一段verilog程序求解	chang75161 2015-6-26	43408	刘美瑶 2016-3-14 13:49
[求助] 请教PCIE的时序问题	yks 2016-3-13	53127	daviehj 2016-3-14 13:33
[求助] 跨时钟域的时序约束！！！	fanny_haiyun 2014-8-21	85827	j200681106 2016-3-14 10:28
[求助] vivado的linux版本有带下载线的驱动吗？好像不能自动识别	、窝里康 2016-3-13	01939	、窝里康 2016-3-13 16:41
[求助] CF卡资料	谁枫而飘 2016-3-3	21853	谁枫而飘 2016-3-13 16:12
[求助] 请教sdram读写问题	zpsky 2015-7-24	93831	zpsky 2016-3-12 22:35
[求助] modelsim 的 VCD命令是否不能dump出VHDL的状态机？	leonardo_z 2014-11-5	33209	whzwwj1979 2016-3-12 20:19
[讨论] 可表示硬件的函数或任务应该是可重入的还是不可重入的？	老阮 2016-3-12	02396	老阮 2016-3-12 14:57
[求助] 50 altera pll重配置相关问题 - [悬赏 50 信元资产]	angel会飞的蜗牛 2016-2-17	73974	yuanlwjt 2016-3-12 11:23
[讨论] 如何评估一个SOC架构的优劣？	lmwzm 2016-3-12	02922	lmwzm 2016-3-12 10:52
[讨论] verilog 书写风格讨论	luoyanghero 2016-3-12	02443	luoyanghero 2016-3-12 10:38
[求助] 有关Quartus与Modelsim使用的方法	徐玉华123 2016-3-2	32313	yuanlwjt 2016-3-12 10:15
[原创] 关于从ISE中直接调用modelsim的问题	陶志妖妖 2012-7-22	54691	yonghengde 2016-3-11 20:44

1 ... 351 352 353 354355356 357 358 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31358|排名: 13

快速发帖

浏览过的版块

站长推荐 /1