在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 求熟悉数字前端及FPGA的你,和我一起完成这个项目,共同提高技术水平 lyl19 2016-1-11 12156 清霜一梦 2016-1-12 10:39
[求助] 存储配置问题 kimi170 2016-1-12 01308 kimi170 2016-1-12 09:32
[求助] 求推荐在天津好点的fpga和arm的公司 raozhang 2016-1-11 01792 raozhang 2016-1-11 21:58
[求助] 请教Prime Time的问题 gracege 2016-1-11 02202 gracege 2016-1-11 13:45
[求助] CF卡写数据 谁枫而飘 2016-1-11 02074 谁枫而飘 2016-1-11 13:39
[求助] ISE调用ModelSim SE,wave界面能出来,但是wave中无任何参数 FinalFantasy11 2015-12-23 22380 yongbyb2000 2016-1-11 11:40
[求助] 关于reg [] mem []和IP生成的ram的问题 kimi170 2016-1-11 22522 kimi170 2016-1-11 11:40
[求助] 关于lattice烧写配置的问题 yongbyb2000 2016-1-11 02279 yongbyb2000 2016-1-11 10:34
[求助] 一直不太明白,FPGA芯片(如EP2C5T144C8N)引脚输出的3.3v电平, fkl523 2016-1-8 34347 zby0860 2016-1-10 21:37
[求助] questasim覆盖率报告100%,代码中却有没有被标注是否被覆盖的语句 辛中臣 2012-12-17 85705 skjeon78 2016-1-9 23:31
[求助] DDR3初始化失败 easychen 2016-1-8 23106 kka 2016-1-9 23:13
[求助] 跪求虚拟机,里面有vcs等IC设计软件 - [悬赏 200 信元资产] gateway91 2016-1-9 13000 haitaox 2016-1-9 22:08
[求助] Spartan-3E与LVDS串口输出的高速ADC的连接 cyy11424 2016-1-9 01945 cyy11424 2016-1-9 12:51
[求助] 软硬件接口 382076215 2016-1-8 02190 382076215 2016-1-8 21:56
[求助] verilog综合之后电路的逻辑优化问题 aarons.cheng 2016-1-8 53118 aarons.cheng 2016-1-8 16:08
[求助] virtex5 readback crc功能不理解,求解释 zhuangxueya 2016-1-8 02115 zhuangxueya 2016-1-8 11:04
[讨论] matlab 任意波形发生器 lcxi2727 2016-1-5 22437 shiyinjita 2016-1-7 21:52
[求助] 帮忙看一下这两个warning有没有影响  ...2 wangxia6112 2010-4-13 105559 lookeye 2016-1-7 21:48
[請教]sigma-delta modulator  ...2 dogst 2009-11-30 135000 guangyi_pang 2016-1-7 11:42
[求助] chipscope14.7 无法连接 但IMPACT烧写正常 royy27 2016-1-6 44714 lunmag 2016-1-7 09:44
[求助] 关于sdc约束的小问题 天蝎座杀羊 2016-1-4 53210 nickyanghy 2016-1-7 09:39
[讨论] 内部配置访问接口 (ICAP) 具体是个什么东东呢? ttxs2009 2014-6-15 14738 nickyanghy 2016-1-7 09:34
[求助] 海思与兆易offer比较 vickifighting 2016-1-7 23138 whz7783478 2016-1-7 09:16
[原创] Mentor Graphics ModelSim SE 10.4 landro 2016-1-6 22900 weigaozu 2016-1-7 08:28
[求助] 关于cpld中的复位问题 天蝎座杀羊 2016-1-5 22473 天蝎座杀羊 2016-1-6 22:48
[求助] 关于Vivado的SDK program FPGA failed lujigua 2016-1-6 02809 lujigua 2016-1-6 22:03
[求助] synplify2015在technical view中查看clock tree时崩溃 schottky163 2016-1-5 22330 acgoal 2016-1-6 18:29
[原创] FPGA Ebook jackpot 2015-12-22 11906 kungfu1st 2016-1-6 17:11
[解决] rhel6.5+Verdi11 64bit仿真 pctanyicheng 2015-1-27 53172 kungfu1st 2016-1-6 17:10
[求助] ISE14.4加上CDC文件,编译后报如下错误,咋办啊? ccttvv 2015-12-27 43980 kungfu1st 2016-1-6 17:08
[求助] rapidio 1.7仿真问题求助 qinzhanao 2015-12-30 22430 kungfu1st 2016-1-6 17:07
[求助] 求最新Verdi3及完全破解  ...23 ccchunyu2652 2012-10-16 2521407 kungfu1st 2016-1-6 17:02
[求助] 使用Debussy的疑难问题 huangxjmail 2016-1-6 02412 huangxjmail 2016-1-6 14:19
[求助] 关于syn_keep yuxueqiu123 2016-1-6 01974 yuxueqiu123 2016-1-6 10:07
[求助]关于使用xilinx的ISE进行布线的问题  ...2 dedrty 2004-12-17 116451 叮霖霖 2016-1-6 09:33
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 11:47 , Processed in 0.048406 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块