数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31052|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 354 355 356 357358359 360 361 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[统计] 已删除	hitice 2015-12-21	22758	hitice 2015-12-23 15:15
[求助] 求助一个xilinx SDK FSBL的问题	huashi801 2015-12-23	02934	huashi801 2015-12-23 12:32
[招聘] 中兴微电子（工作地点：南京）招聘！！	zukejun 2015-12-13	13458	zhangwenhua 2015-12-23 10:44
[解决] ATF1504AS,Found wrong device(s) in hardware	123333333 2015-12-23	01618	123333333 2015-12-23 08:36
[讨论] synplify pro综合xilinx ip出错	从这一刻信仰 2015-11-24	24043	ati1tw 2015-12-22 15:48
有人用altera的dcfifo吗？讨论讨论 ...2	wusi0423 2009-2-12	1011996	axinailsa 2015-12-22 14:48
[求助] xilinx V4系列FPGA上电无法从xcf32p中加载程序	ly309 2015-12-20	12873	yizi0000 2015-12-22 08:02
[讨论] 堆栈	董小三 2015-12-22	01527	董小三 2015-12-22 05:24
[求助] 谁知道 bubble pushing 是什么意思啊？	gostman 2013-6-9	25381	yhang0 2015-12-21 19:14
[求助] 跪求资料	oushuyun 2015-12-21	01389	oushuyun 2015-12-21 17:07
[原创] verilog 语法对应的综合电路	baona91 2015-12-19	32444	nickyanghy 2015-12-21 11:41
[求助] AHB总线系统中锁定传输问题求助	603426333 2015-8-31	22839	lkw0823 2015-12-21 09:27
[资料] Cadence 软件	onearangel 2014-9-6	72955	sunexer 2015-12-20 22:52
[求助] 找个看Verilog代码的软件，求推荐	tianyu751 2015-12-12	84355	murphy522 2015-12-20 20:29
[求助] 求助Verilog-AMS仿真工具	jyg345 2013-5-5	12275	ctqiang9 2015-12-19 17:58
[原创] FPGA IO 输入输出阻抗问题	ZCZ353750990 2015-12-19	04420	ZCZ353750990 2015-12-19 14:33
[求助] 大唐移动的FPGA岗位怎么样？	wsz561208 2015-12-9	94169	dydytt 2015-12-19 00:14
[求助] 苏州飞思卡尔和海思，求比较	老阮 2015-12-1	74254	dydytt 2015-12-19 00:13
[求助] 请问有没有人使用过synplify来综合带designware例化模块的系统？	ceciliazf 2014-11-18	99532	lulu08171537 2015-12-18 11:55
[求助] 问一个简单的时序问题，一直想不明白 ...2	chang75161 2015-12-17	113796	xzjdlj 2015-12-18 11:28
[求助] vmm_channel中的tee方法什么意思	zhouchaozinc 2015-12-18	01888	zhouchaozinc 2015-12-18 11:09
[求助] 请教：synopsys DC综合工具为什么每次都需要加载次license 才能运行dc 和dv ...2	wadezhu 2010-5-2	168133	荆雪伊人 2015-12-18 11:08
[求助] xilinx ise12.4创建IP核失败	chang75161 2015-12-17	12212	菜鸟要飞 2015-12-18 11:00
[求助] 请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义？	yangchao1t 2012-12-26	714954	btboy 2015-12-18 10:54
[讨论] 论坛中的曙光培训	荆雪伊人 2015-12-13	22372	荆雪伊人 2015-12-17 13:43
[讨论] 请问set_output_delay与network_delay的关系	somey 2015-12-17	02374	somey 2015-12-17 11:39
[求助] 求助，ISE 10.1布线不通过	1991邂逅1991 2015-12-15	23676	菜鸟要飞 2015-12-17 10:26
[求助] 【求助】synplify+ise 如何综合出保留原有module层次结构的网表	zjunmai 2015-12-17	23386	zjunmai 2015-12-17 10:26
[求助] 删帖	hzqianzebin 2015-12-16	22758	jun_dahai 2015-12-17 09:07
[求助] 请教个问题？？PCIe能收发环回吗？？	chanon 2014-4-17	22321	nickyanghy 2015-12-16 22:41
[求助] 寄存器本来可以写1后自动回0,加进去其他IP后，就无法回0	whynoreason 2015-12-16	32474	whz7783478 2015-12-16 18:46
[求助] USB的D+D-可以直接连接到FPGA或者CPLD的差分IO上吗？	china_sn0w 2015-12-16	12193	sme-ic 2015-12-16 16:35
[求助] 谁用过C或者Matlab直接转成Verilog的功能？	unionten 2015-4-3	32593	ccic 2015-12-16 15:44
[求助] 八段数码管计数verilog代码求助	petrel87 2015-12-10	73369	chengroc 2015-12-16 14:19
[求助] 求助：XILINX的时序约束问题 - [已解决]	ydh00002 2015-12-15	53337	ydh00002 2015-12-16 12:48

1 ... 354 355 356 357358359 360 361 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31052|排名: 7

快速发帖

浏览过的版块

站长推荐 /1