在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] Need IES (Incisive Enterprise Simulator) maaasd 2015-10-14 43457 mangotango 2015-12-30 14:12
[求助] 求在fpga上可以做task migration的多核结构(自少4核) tmal 2015-12-28 32551 侯门似海 2015-12-30 13:46
[求助] LPDDR2 SDRAM求助 长安翰墨 2015-12-30 01356 长安翰墨 2015-12-30 10:28
[求助] quartus无法修改引脚 天蝎座杀羊 2015-12-29 13977 天蝎座杀羊 2015-12-30 09:33
[求助] xcu108 xilinx的fpga开发板,如何用sD卡对fpga进行配置 zlike_2004 2015-12-29 02030 zlike_2004 2015-12-29 19:13
[资料] AD2S1210 分辨率可变、10位至16位R/D转换器,内置参考振荡器 blackboat_2008 2015-12-29 02505 blackboat_2008 2015-12-29 11:12
[原创] ADV7619是一款高质量 4k HDMI receiver blackboat_2008 2015-12-10 24476 blackboat_2008 2015-12-29 11:00
[讨论] modelsim仿真的结果是"no data" persempre 2011-5-30 48550 wustxiao 2015-12-28 22:29
[求助] pcie自带的PIO是做什么用的 li869725671 2015-12-28 22644 mylovexyd 2015-12-28 17:44
[求助] petalinux系统下etc下的文件都是干啥的 christine1225 2015-12-28 01789 christine1225 2015-12-28 17:41
[求助] 乒乓操作 Oboyer 2013-3-23 65064 ever4ever 2015-12-28 16:41
[求助] Xilinx FPGA 的.bit文件里面ROM的数据修改问题 asymbol 2015-12-27 42392 xwd_bp 2015-12-28 16:29
[原创] Zynq配置管脚问题 ZCZ353750990 2015-12-28 02754 ZCZ353750990 2015-12-28 16:16
[求助] Xilinx Vertix-5 FPGA开发板怎么输出1.8V的电压 1206718588 2015-12-23 86349 tianz 2015-12-28 16:00
[讨论] 为什么调节扇出,可以减少路径延迟? naijgnay 2015-12-23 63960 acgoal 2015-12-28 10:27
[求助] GTX调试问题 wasa111110 2015-12-24 11937 acgoal 2015-12-28 09:59
[求助] 请教一下综合中的问题 风中飞 2015-12-27 11763 acgoal 2015-12-28 09:45
[求助] 关于DDR3的连接测试  ...2 yjx125164194 2015-12-23 125194 yjx125164194 2015-12-28 08:22
[求助] 用2块K7板子的MGT通道收发数据 火星撞地球 2015-12-8 52661 adrian7 2015-12-27 21:34
斑竹及高手请进!“用verilog语言及QuartusII实现IIC/I2C接口”  ...234 ganglg 2005-5-23 3152018 LQCONAN 2015-12-27 21:28
懂USB2.0 PHY的请进(谢先)!  ...23 stander 2008-1-9 2516395 xiwu 2015-12-26 23:46
[求助] 用VCS进行仿真带Altera DDR3 core的DUV时,不知道要加哪些文件? icfans3 2013-5-15 36611 zhangbinsniper 2015-12-26 22:32
[求助] 关于ALTLVDS_TX和ALTLVDS_RX的问题  ...2 suiying413 2012-5-4 1812356 清霜一梦 2015-12-26 17:22
请教:Cyclone中使用altlvds receiver 的问题 wanyibaiba 2009-4-21 75153 清霜一梦 2015-12-26 17:19
[讨论] cache 董小三 2015-12-26 11970 zw84611 2015-12-26 09:45
[讨论] modelsim仿真和quartusii仿真结果不一致 AlongChare 2010-4-30 86580 519859952 2015-12-25 20:40
[求助] verilog的testbench中表示某个信号为1后(每个clk判断一次),才执行后面的程序? 石勒 2015-12-21 33913 石勒 2015-12-25 14:57
[招聘] 【项目合作】大容量存储SSD 控制器 kliujie123 2015-12-22 53195 lianggui5 2015-12-24 22:56
[求助] 请问可不可以用iMPACT做边界扫描测试 lvwenhuan1002 2012-7-12 74393 wk1411122639 2015-12-24 20:39
[求助] ISE调用IP错误,例化非法 luolongheng 2015-10-3 23910 luolongheng 2015-12-24 19:37
[求助] FPGA模块设计问题 czy619730 2015-12-22 62642 wgej1987 2015-12-24 17:18
[解决] VCS安装启动问题 kingyuan 2015-12-4 22951 kingyuan 2015-12-24 14:17
[求助] spartan6的flash固化问题 qq470373513 2015-12-22 86784 justfigo 2015-12-23 22:43
[讨论] xilinx FPGA有专门的延时BUF吗?怎么用synplify综合 从这一刻信仰 2015-12-18 22929 Lerxi 2015-12-23 17:45
[原创] 把cyclone v soc玩成nios woai2020 2015-12-23 02409 woai2020 2015-12-23 16:11
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 22:46 , Processed in 0.048504 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块