在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2081|回复: 0

[求助] modelsim仿真xfab工艺的综合后网表文件,提示标准库单元找不到

[复制链接]
发表于 2016-2-1 12:54:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
modelsim仿真xfab工艺的综合后网表文件,提示的错误是:
# ** Error: (vsim-3033) E:/verilog_design/digital_chip_v2.0/spi_v1.7/verilog_netlist/D_CELLS.v(25630): Instantiation of 'u_mx2' failed. The design unit was not found.
#         Region: /tb_spi_top/full_chip_u/spi_top_u/U1775
#         Searched libraries:
#             E:\verilog_design\digital_chip_v2.0\spi_v1.7\work



D_CELLS.V的25630行是一个MU2IX0单元里面例化的另一个小单元u_mx2:

module MU2IX0 (IN0, IN1, Q, S);

   input     IN0, IN1, S;
   output    Q;

// Function Q: !((!S*IN0)+(S*IN1))
   u_mx2     i5  (n_3, IN0, IN1, S);                         ////////25630行
   not       i4  (Q, n_3);

// timing section:
   specify

      (posedge S => (Q +: Q)) = (0.02, 0.02);
      (negedge S => (Q +: Q)) = (0.02, 0.02);
         if ((IN0 == 1'b0 && IN1 == 1'b1)) (S -=> Q) = (0.02, 0.02);
      (IN0 -=> Q) = (0.02, 0.02);
      (IN1 -=> Q) = (0.02, 0.02);

   endspecify
endmodule


请高手指点,谢谢啦~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 05:22 , Processed in 0.013012 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表