FPGA新手,该用verilog 还是VHDL?

xlsmanqwrfdgfn · 发表于 2009-2-9 17:10:51

顶顶顶顶顶顶顶顶顶顶顶顶哥哥

Paul_Lee · 发表于 2009-2-10 04:18:53

我是就是做FPGA啊，就VHDL了

aoli · 发表于 2009-2-12 12:25:49

外面公司里Verilog HDL用得比较多。

Lite_Life · 发表于 2009-2-12 14:10:04

都要会，至少熟悉一个，另一种也要能够阅读，

dreamscome · 发表于 2009-2-13 12:37:30

GO verilog

semiliu · 发表于 2009-2-13 13:50:43

verilog继承性好，Systemverilog兼容verilog。而VHDL没有下文了。

pradise · 发表于 2009-2-14 03:07:57

Verilog or VHDL is always a problem. In my opinion, there are no distinguishing features between them. The key is understanding the principle of hardware design.

Paul_Lee · 发表于 2009-2-14 23:47:07

我做FPGA就用VHDL了，这不是什么大问题

jiangzy666 · 发表于 2009-2-15 23:06:20

刚开始学习
多谢指点

ispac · 发表于 2009-2-16 14:59:18

我个人认为verlog比较好哈

账号		自动登录	找回密码
密码			注册

FPGA新手,该用verilog 还是VHDL?

顶顶顶顶顶顶顶顶顶

选Verilog

浏览过的版块

站长推荐 /1