在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1947|回复: 1

[求助] Xilinx FPGA因为congestion跑不完怎么解?

[复制链接]
发表于 2016-2-25 09:57:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
逻辑规模是ultrascale VU440的40%左右。综合完成,但是mapping一直跑不完,现在估计是congestion问题。report出来很简单,大概知道是哪个模块哪个slice,但是不知道对应的信号和具体逻辑,我们的模块都很大。工具用的是VIVADO。这种情况下怎么办能快点定位问题?Xilinx有没有提供什么工具?多谢
发表于 2016-2-25 13:34:30 | 显示全部楼层
用这么大的器件,原厂应该提供技术支持才对吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 09:05 , Processed in 0.018343 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表