EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31148|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 348 349 350 351352353 354 355 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教一个关于FFT的问题	风中飞 2016-2-24	11743	vigorkylin 2016-2-26 17:58
[求助] 开机启动项	christine1225 2016-2-26	03210	christine1225 2016-2-26 17:21
[求助] verilog中随clk posedge逐步读入txt文件数据	daneast 2016-2-25	62977	daneast 2016-2-26 14:21
[求助] ISE map出错	renAlex 2016-2-26	02084	renAlex 2016-2-26 13:37
[求助] vivado工程出错求助	wendaoyuchen 2016-2-25	12957	wendaoyuchen 2016-2-26 08:58
[求助] 如何让Quartus II综合模块时不插IO buffer?	RNA2012 2016-2-25	02048	RNA2012 2016-2-25 22:31
[求助] 请教一个同步时钟，异步fifo的问题 ...2	renzimu 2016-2-24	113951	silencefpga 2016-2-25 22:26
[求助] actel开发软件Libero	飞天花雨 2016-2-24	33454	飞天花雨 2016-2-25 18:51
VHDL还有前途吗？ ...2 3 4 5 6..20	hudie2002 2007-10-28	19148156	szq187 2016-2-25 16:29
FPGA新手,该用verilog 还是VHDL? ...2 3 4 5 6..11	Paul_Lee 2009-1-21	10526603	szq187 2016-2-25 16:28
[求助] 发包工具	wucaidai 2016-2-25	02294	wucaidai 2016-2-25 15:56
[求助] 【已经解决】新手Verilog代码综合之后硬件资源占用0%，求讨论解决	douwangdiaole 2014-11-23	99716	仗剑问天 2016-2-25 14:40
[求助] Xilinx FPGA因为congestion跑不完怎么解？	rockban 2016-2-25	12319	pusher_yxg 2016-2-25 13:34
[讨论] DCM时钟驱动下的输出信号的偏移约束	笑陵韵 2016-2-17	52590	笑陵韵 2016-2-25 09:58
[求助] vivado可不可以使用synplify等第三方综合工具？	gmm.dl.cn 2016-2-24	13454	newliujian 2016-2-25 09:54
[求助] HDL和SC/C的联合仿真，用SC建模或是C++建模有何区别	gyuek 2016-2-23	32128	zhaojolly 2016-2-24 21:06
[求助] 16bit处理器与32位SRAM的异步接口设计	woyunsi3000 2016-2-24	02182	woyunsi3000 2016-2-24 18:01
[求助] HSPICE仿真，输入激励信号无故改变 - [悬赏 100 信元资产]	BSXYZYC 2016-2-24	02301	BSXYZYC 2016-2-24 14:09
[求助] Verilog 如何读txt文件求助	gmm.dl.cn 2016-2-24	33429	rvnistelrooy 2016-2-24 13:26
[讨论] 带整数部分的小数乘法	董小三 2016-2-23	42216	加油99 2016-2-24 10:51
[求助] 菜鸟求教	savin_123 2016-2-19	42930	leopard520329 2016-2-24 10:13
[求助] NIOSII flash programmer问题请教	110500623 2016-2-24	01912	110500623 2016-2-24 09:21
[求助] 关于IIIC的应答信号的问题	lovehouzi 2016-2-23	12018	rvnistelrooy 2016-2-24 09:07
[求助] MIG核数据错位的问题	tzhbingdu 2016-2-24	02399	tzhbingdu 2016-2-24 00:13
[转贴] 异步复位同步释放的方法以及多时钟系统的复位设计	justfigo 2016-2-23	03249	justfigo 2016-2-23 22:05
[资料] FPGA 图形化软件	1292569609 2016-2-23	02845	1292569609 2016-2-23 21:56
[求助] FPGA中有关门控时钟转换的问题	894438252 2016-2-23	02222	894438252 2016-2-23 20:37
[讨论] 异步fifo中由二进制转化成格雷码一定有用吗	从这一刻信仰 2016-2-21	43579	wsphynb 2016-2-23 15:20
[求助] 求教vivado在Win8.1上无法启动问题	a466417662 2016-2-23	11706	菜鸟要飞 2016-2-23 14:22
[求助] wifi sdio	tangate 2013-2-27	46490	x0070481 2016-2-23 13:53
[求助] 关于异步电路设计疑惑 ...2	lilehuai 2015-12-6	104647	lu123163 2016-2-23 11:52
好好贴	agui166 2004-2-1	13176	tgvcat 2016-2-23 11:43
[求助] mos开关管描述问题	PaulAllen 2016-2-21	22532	PaulAllen 2016-2-22 18:34
[求助] 用mvsim+vcs进行LowPower仿真流程，为什么没有出现期待中的不定态	icldc 2011-12-9	87730	浩然若枫 2016-2-22 15:11
[求助] memory, analog等不能合成的解释	weva_84 2016-2-14	43233	weva_84 2016-2-22 10:43

1 ... 348 349 350 351352353 354 355 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31148|排名: 7

快速发帖

浏览过的版块

站长推荐 /1