在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[讨论] 做fpga的工资好低啊,还不如做软件的 hongfeng575 2016-3-6 52619 wgej1987 2016-3-7 10:50
[求助] 关于AS口一个很有意思的小问题~求解 suicone 2016-3-6 12103 ddxx 2016-3-7 08:25
[求助] 求书《FPGA安全性设计指南》 mailwang123 2016-1-31 93750 mailwang123 2016-3-7 06:27
[求助] 请问本科生想做FPGA相关项目,去哪里找项目比较好? 鬦牛 2016-1-18 12608 zhaofpga 2016-3-6 15:46
[求助] 一句xilinx ise时序约束语言求解 chang75161 2016-3-4 32329 rocketqq 2016-3-6 14:16
[求助] 多抽头移位寄存器,抽头数和抽头长度是什么意思? monkeywind 2016-3-5 01918 monkeywind 2016-3-5 20:55
[求助] ISE里面IMPACT打不开是什么原因? Maccurry 2016-3-5 03792 Maccurry 2016-3-5 20:14
[求助] ALTERA定点转浮点的ip核distance信号 yestone 2016-3-4 22898 yestone 2016-3-5 09:47
[讨论] 跨时钟域的约束  ...23 挂在天边的鱼 2014-4-17 2212981 stliutao 2016-3-4 21:47
[求助] 数字分频的时钟算是同步还是异步的? dyytx 2016-3-1 45261 stliutao 2016-3-4 21:43
[讨论] asic 8x8b 乘法对应多少逻辑门? luoyanghero 2016-3-3 23137 stliutao 2016-3-4 21:30
[求助] 关于vivado的IO planning qwww3280 2016-3-3 33895 shaoyin45 2016-3-4 19:20
[求助] 请教一个时序约束语言的问题 chang75161 2016-2-26 22497 chang75161 2016-3-4 16:55
[求助] 关于Quartus和Modelsim使用的问题 徐玉华123 2016-3-2 12432 yonghengdeyy 2016-3-4 14:10
[求助] 急!!求助!cdc里的一个inout信号看不到。 godwilldie 2013-3-7 43489 锤子 2016-3-4 13:01
[原创] 介绍个写HDL的神器 k331922164 2016-3-4 01914 k331922164 2016-3-4 12:02
[求助] 请教一下SPARTAN6系列FPGA能支持DDR3L吗? raojp 2016-3-2 43263 liuzgyt 2016-3-3 22:47
[求助] verilog.端口很多.如何定义  ...2 forlsy 2012-4-17 126903 iidestiny 2016-3-3 16:27
[转贴] AGM耗时3年成功逆袭 成FPGA市场上最大黑马 sjzdzzgc 2016-2-24 23138 sjzdzzgc 2016-3-3 16:10
[求助] modelsim中如何查看VHDL语言的variable变量值 wang9n 2016-2-29 54445 polozpt 2016-3-3 15:38
[求助] zynq的debug 574920045 2016-3-3 02357 574920045 2016-3-3 11:43
[求助] 有关Quartus与Modelsim使用的方法 徐玉华123 2016-3-2 01818 徐玉华123 2016-3-2 22:09
[求助] IC设计中开源的设计工具有哪些? Dr.Robin 2016-2-29 22561 Dr.Robin 2016-3-2 20:38
[求助] Xilinx xfc01s PROM上电不自动配置FPGA - [悬赏 500 信元资产] zaner 2016-2-28 12819 zaner 2016-3-2 15:56
[求助] FPGA采集不到信号求助 xjmiles 2016-3-1 32283 whz7783478 2016-3-2 15:38
[求助] verilog语言12x12位有符号数代码 - [悬赏 20 信元资产]  ...2 cfpdl 2016-1-13 197886 董小三 2016-3-2 06:14
[求助] 数字IC后端工程师senior和junior的工作有什么不同 shi6091591142 2016-3-1 12450 aa511950071 2016-3-1 21:40
[原创] altera官网出中文论坛了  ...2 shiyinjita 2011-11-2 1020927 battyson 2016-3-1 20:11
[调查] 打算做一块ARTIX-7的开发板 cdsmakc 2016-2-24 73640 battyson 2016-3-1 20:09
[原创] 请教FPGA的simple dual port ram的特性 atlandis 2016-2-29 24140 atlandis 2016-3-1 18:30
[求助] Lattice CPLD烧写问题--Failed to scan board guozheng 2013-4-9 28090 yangpengbo2636 2016-3-1 17:25
[原创] 明德扬 FPGA 周末培训班 预热报名 gjlkgln4534 2016-3-1 02639 gjlkgln4534 2016-3-1 17:19
[求助] 求Xilinx FPGA SP605开发板的引脚绑定默认文件(.ucf) 艾克0928 2016-2-29 22263 艾克0928 2016-3-1 16:50
[讨论] 急求 DDR 中read preamble postamble是什么概念 我擦泪 2016-3-1 38945 linghuqiubai 2016-3-1 14:58
[求助] Quartus15.1稳定性怎么样? yzmerry 2016-2-29 33127 lzhp 2016-3-1 12:33
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-14 20:55 , Processed in 0.062604 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块