数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31358|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 348 349 350 351352353 354 355 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ISE重新implement后出错	ldyxhn 2016-4-1	22155	silencefpga 2016-4-3 13:44
[求助] MAP的时候总是会出现这个错误，导致MAP失败	勤劳的小男人 2016-3-30	23423	silencefpga 2016-4-3 13:39
[求助] 求助一个关于DDC下变频的问题	风中飞 2016-4-3	01679	风中飞 2016-4-3 13:35
[求助] ISE和Vivado安装问题	leihongcetc 2015-6-28	59183	silencefpga 2016-4-3 13:24
[讨论] 请教 ps是如何通过基地址访问外设pl的	狂羁青马 2016-4-3	02163	狂羁青马 2016-4-3 09:25
[求助] 基于FPGA的spi flash控制器设计（Verilog）实现	IC灬CPU 2016-4-1	22308	风释怀 2016-4-2 10:47
[原创] 请教FPGA route不正常的原因	atlandis 2016-3-31	33320	atlandis 2016-4-1 19:41
[讨论] 关于时序约束 ...2	wyj_whu 2011-12-21	107317	t多多洛 2016-4-1 17:31
[原创] 1233	谢林茂 2016-4-1	02038	谢林茂 2016-4-1 13:11
[求助] 均为 F484 封装的 Cyclone III 与 Cyclone IV 的引脚兼容问题	lsyzmonkey 2016-4-1	23538	darlingsun 2016-4-1 12:45
[求助] 100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号 ...2	zengbowenzi 2016-3-29	177773	不二先生 2016-4-1 11:31
[求助] quartusii 15.0同样的破解方式在笔记本上可以跑综合，台式机就不可以报错？求解？？？ - [已解决]	yuanhong96 2016-3-22	76620	ever4ever 2016-4-1 08:49
[求助] 一个数据扩展问题求解	chang75161 2016-3-30	32081	越远 2016-4-1 08:42
[求助] 7位Rader算法FPGA实现	baobao1991 2015-7-1	22267	dake1025 2016-3-31 15:12
[原创] 请教大家在综合时有没有遇到这样的问题？	alenww 2016-3-31	02524	alenww 2016-3-31 14:22
[求助] 有谁做过Virtex5的PCI-Express开发？	qingweisan 2012-6-23	76122	xjxmax 2016-3-31 14:02
[求助] Verilog，Modelsim新手刚学，求大神帮助啊！！！！！！！ ...2	小蓉蛋蛋 2016-3-29	114466	xjxmax 2016-3-31 13:59
[求助] vivado SDK代码编写指导参考资料	tianruotong 2016-3-31	02493	tianruotong 2016-3-31 11:17
[求助] QSYS使用外部引脚复位时，nios不能下载代码	tianruotong 2016-3-24	33144	tianruotong 2016-3-31 11:14
[求助] 请教：ise如何调用vivado例化的ip核	随风的叶 2016-3-29	24315	随风的叶 2016-3-31 10:17
[求助] Simif如何调用Hspice，请教各位大神	cyx0610 2016-3-31	03356	cyx0610 2016-3-31 00:43
[讨论] verilog里面如何更好的在二维数组中选取想要的点呢？	waynor 2015-3-13	49965	AngerWinTD 2016-3-30 19:59
用过PICOBLAZE的请进!	arens 2005-2-21	926587	ywt8888 2016-3-30 15:16
[原创] Serial RapidIO接口DMA数据传输	axpro 2014-5-24	12964	woaidianzi90 2016-3-30 13:44
[求助] [请教]systemverilog的class继承问题	xiaojigao 2013-4-3	96769	longxigen 2016-3-29 23:17
[求助] 关于行波进位加法器和超前进位加法器	yangxueboily 2016-3-28	513563	yangxueboily 2016-3-29 21:10
[求助] 各位好友大神帮忙写一写，谢谢	甲壳虫 2016-3-27	62539	shiyinjita 2016-3-29 19:43
[求助] 新手求助！！关于定点数加法，乘法。。。。。	xizhong1991 2016-3-28	23940	luzent 2016-3-29 18:17
[求助] altera fft ip core 求助（有源代码）	shijianyizhan 2012-9-18	86916	yoyoqimin 2016-3-29 16:28
[原创] $fscanf 对文本文件中数据格式的限制	wide_road 2016-3-28	32736	sun30411 2016-3-29 11:14
[求助] 求助，ddr2时钟问题。	王洁 2016-3-29	11496	王洁 2016-3-29 10:34
[原创] 谁用过northwest logic的dma核？交流下	iter_1 2014-8-13	22450	mangotango 2016-3-29 05:45
[求助] Spartan6使用DCM不能通过MAP	sme-ic 2013-5-22	33505	bgws2558 2016-3-28 22:38
[求助] xilinx的错误提示ERROR:Pack:1107	574920045 2014-4-21	39422	yazixiaowo 2016-3-28 19:56
[求助] ISE MAP时出错？错误信息如下：	mjl-0708 2013-5-14	34701	yazixiaowo 2016-3-28 18:59

1 ... 348 349 350 351352353 354 355 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31358|排名: 13

快速发帖

浏览过的版块

站长推荐 /1