在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9019|回复: 4

[讨论] verilog里面如何更好的在二维数组中选取想要的点呢?

[复制链接]
发表于 2015-3-13 09:30:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
经常碰到如下问题:
   a[10][10] 是输入,要计算出i,j值
   然后计算出 a[i+1][j+1] - a[i][j]

   c code 里面当然好实现,但是用verilog怎么写比较好呢

   难到只能:
        b = (i==0 ? (j ==0 ? a[1][1] - a[0][0]) :
                         (j ==1 ? a[1][2] - a[0][1]) :
                         ...
                         ...
               i==1 ? (j==0 ?

               ... ...

   这样不仅选择器太多,而且浪费资源吧,有人碰到类似情况有好的方法解决么。

   如有,请告之,多谢多谢!
发表于 2015-3-13 10:03:12 | 显示全部楼层
如果你的a[x][y]是宽度为n的x*y寄存器组的花,将a[x][y]转换为a[z]的表示形式,然后就可以用寄存器组的形式进行访问了。
发表于 2015-3-13 12:03:24 | 显示全部楼层
本帖最后由 yaya126 于 2015-3-13 12:05 编辑

直接写啊, 如
reg [bw-1:0]  a [9:0] [9:0] ;integer i;
integer j
for ( i =0; i<8 ; i=i +1) begin
    for (j =0; j<8 ; j= j+1) begin

      xxx =a[i+1][j+1] - a[j];
    end
end
你去看看verilog  的二维/三维数组就知道怎么弄了
发表于 2015-3-13 14:25:32 | 显示全部楼层
发表于 2016-3-30 19:59:51 | 显示全部楼层
利用时序电路,一个clk计算一次,也就是一个运算电路,重用了很多次
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:30 , Processed in 0.017068 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表