100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号

shiyinjita · 发表于 2016-3-29 22:17:14

回复 10# zengbowenzi

对头，我还没有注意到这一点，产生不了8.05M，用sp3

shiyinjita · 发表于 2016-3-29 22:45:40

回复 11# shiyinjita

如果必须要精确的用8.05M，可以采用内插数据的方法

lcxi2727 · 发表于 2016-3-30 09:31:36

回复 5# zhangbinsniper
正解

sonson2008 · 发表于 2016-3-30 12:54:40

你用的这是什么FPGA芯片？V5?

牧2008 · 发表于 2016-3-31 09:51:46

可以试试用芯片内部的锁相环PLL电路，我以前用48MHZ输出40MHZ就是用的PLL，40=48*5/6

xjxmax · 发表于 2016-3-31 13:45:14

建议换时钟源

runileking · 发表于 2016-3-31 20:53:04

计数分频不可以吗

不二先生 · 发表于 2016-4-1 11:31:43

又受教了！

[求助] 100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号