EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31149|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 345 346 347 348349350 351 352 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问sc_max.db和sc_min.db的区别是什么？	appleyuchi2 2016-3-15	02356	appleyuchi2 2016-3-15 19:38
[求助] VHDL modelsim仿真问题	优雅只于心间 2016-3-15	01547	优雅只于心间 2016-3-15 17:50
[求助] xilinx ise运行关联的modelsim出现问题，求解是什么原因	chang75161 2016-3-14	22113	chang75161 2016-3-15 16:46
[求助] 最近 ISE编译遇到点问题，求指点	li869725671 2016-3-15	02505	li869725671 2016-3-15 16:12
[求助] FPGA配置芯片烧写问题	lunmag 2016-3-15	02278	lunmag 2016-3-15 11:42
[讨论] asic不同工艺与延迟的关系	luoyanghero 2016-3-13	23713	vigorkylin 2016-3-15 11:14
[讨论] 中国本土有哪些自主品牌的FPGA厂家？	dianfengqishi 2016-3-15	01637	dianfengqishi 2016-3-15 10:04
[求助] 关于解读时序图	gaosongruihe 2015-4-19	32652	gaosongruihe 2016-3-14 21:19
[求助] 关于FPGA PCIE写事务，各位大侠帮忙解惑	shangdim0 2016-3-14	02032	shangdim0 2016-3-14 17:47
[求助] 一段verilog程序求解	chang75161 2015-6-26	43266	刘美瑶 2016-3-14 13:49
[求助] 请教PCIE的时序问题	yks 2016-3-13	52987	daviehj 2016-3-14 13:33
[求助] 跨时钟域的时序约束！！！	fanny_haiyun 2014-8-21	85582	j200681106 2016-3-14 10:28
[求助] vivado的linux版本有带下载线的驱动吗？好像不能自动识别	、窝里康 2016-3-13	01886	、窝里康 2016-3-13 16:41
[求助] CF卡资料	谁枫而飘 2016-3-3	21737	谁枫而飘 2016-3-13 16:12
[求助] 请教sdram读写问题	zpsky 2015-7-24	93613	zpsky 2016-3-12 22:35
[求助] modelsim 的 VCD命令是否不能dump出VHDL的状态机？	leonardo_z 2014-11-5	33049	whzwwj1979 2016-3-12 20:19
[讨论] 可表示硬件的函数或任务应该是可重入的还是不可重入的？	老阮 2016-3-12	02227	老阮 2016-3-12 14:57
[求助] 50 altera pll重配置相关问题 - [悬赏 50 信元资产]	angel会飞的蜗牛 2016-2-17	73739	yuanlwjt 2016-3-12 11:23
[讨论] 如何评估一个SOC架构的优劣？	lmwzm 2016-3-12	02798	lmwzm 2016-3-12 10:52
[讨论] verilog 书写风格讨论	luoyanghero 2016-3-12	02346	luoyanghero 2016-3-12 10:38
[求助] 有关Quartus与Modelsim使用的方法	徐玉华123 2016-3-2	32154	yuanlwjt 2016-3-12 10:15
[原创] 关于从ISE中直接调用modelsim的问题	陶志妖妖 2012-7-22	54558	yonghengde 2016-3-11 20:44
[求助] 请教 chip-level clock and reset architecture	lx1019 2016-3-8	52783	richardxingxing 2016-3-11 19:16
[招聘] 招聘logic design，数字前端设计工程师	hqhjj 2016-2-17	32840	hqhjj 2016-3-11 16:47
[招聘] 招聘数字前端设计工程师 20-50万	hqhjj 2016-2-18	52892	hqhjj 2016-3-11 16:40
[求助] i2c总线verilog从机代码求答疑	petrel87 2015-11-25	74164	wide_road 2016-3-11 15:30
[讨论] 准备用Verilog写一个Arcnet控制器	hllyh 2012-10-5	22597	gaogangjie 2016-3-11 15:26
[求助] 一个简单的问题，求大神帮忙	素月墨羽 2015-8-10	72583	iidestiny 2016-3-11 13:53
[招聘] 急招资深ASIC设计工程师	hqhjj 2016-2-27	42895	hqhjj 2016-3-11 13:26
[原创] 以太网接口和USB接口 - [悬赏 2000 信元资产]	y456321 2013-4-10	96975	追梦的黎明 2016-3-10 17:32
[求助] 不同数据通路的数据对齐	素月墨羽 2016-3-9	63180	董小三 2016-3-10 13:17
[求助] vcs仿真 -cm的问题请教	hao_0071 2016-3-9	12034	hao_0071 2016-3-10 09:10
[求助] HDL coder中遇到"Failed to initialize the RTIOStream library"	zhangmozhe 2016-3-9	04259	zhangmozhe 2016-3-9 22:13
[讨论] modelsim仿真经验分享	daneast 2016-3-8	12827	guozhangbin 2016-3-9 19:20
[求助] 请教一个ise 综合后仿真的问题	xduryan 2015-4-27	22621	longge1986 2016-3-9 14:31

1 ... 345 346 347 348349350 351 352 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31149|排名: 7

快速发帖

浏览过的版块

站长推荐 /1