数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31358|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 345 346 347 348349350 351 352 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 [网上看到的资料] ...2 3 4 5 6	瓦片小屋 2006-10-8	5319384	吴国耀 2016-4-17 01:04
[求助] 这个如何避免使用for循环呢	ProRicky 2016-4-16	12113	ltshan 2016-4-16 23:03
如何获得积分	ziaw 2009-3-4	82689	ltshan 2016-4-16 22:05
[求助] CDCE72010时钟频率问题	tori128 2016-4-16	02226	tori128 2016-4-16 17:31
[求助] 请教Synposys DC中的时序约束问题	justfigo 2015-11-29	73544	song934 2016-4-16 15:38
[求助] 求一个用于zynq7000 ddr controller的pl master ...2	lddyx123 2013-8-14	108876	zbsoso 2016-4-15 16:39
[讨论] dll	董小三 2016-4-15	01939	董小三 2016-4-15 15:38
[求助] 初学Altera的FPGA使用DSPbuilder进行数字信号处理	linfulin 2016-4-8	11874	linfulin 2016-4-15 11:50
[资料] FPGA实现HDLC协议 ...2	zjj81515 2012-6-28	126696	chengweidsa 2016-4-14 22:27
[求助] 已经半个月了，特权同学的SDRAM控制器实验还是没有调通。。求助顶级的大神们。。。 ...2	fkl523 2014-2-24	168487	fkl523 2016-4-14 22:25
[求助] 双口ram读写问题	runileking 2016-4-14	23252	runileking 2016-4-14 22:02
[求助] 请教综合时产生的时序报告分析	刺猬精灵 2016-4-14	42953	刺猬精灵 2016-4-14 17:47
[求助] Verilog中输出函数$fdisplay，结果txt中没有数据	上官紫虞 2016-4-12	94309	上官紫虞 2016-4-14 14:33
[求助] DDR3内存条上的编码信息是什么意义	li869725671 2016-4-14	01695	li869725671 2016-4-14 09:54
[求助] uvm初始化dut内部ram请教	gyuek 2016-4-12	12437	ltshan 2016-4-14 09:21
[求助] DE2-115板子读取sd卡wave文件的问题	chaowei 2016-4-14	03825	chaowei 2016-4-14 07:36
[求助] calibre2014不能path，如图，求助如何解决感谢	cyx0610 2016-4-7	22442	cyx0610 2016-4-13 22:45
[求助] 什么叫做硬布线，是直接把信号引到管脚上然后给固定电平值吗	monkeywind 2016-4-13	01653	monkeywind 2016-4-13 22:40
[求助] CORDIC算法实现FFT Verilog编译正确，怎么得到仿真时序图？	化小志 2014-11-2	84061	xiximoon 2016-4-13 16:10
[求助] 关于DFI3.1使用dfi_wrdata_cs_n写操作的问题	glsunxiaofeng 2016-4-13	03267	glsunxiaofeng 2016-4-13 15:36
[求助] NIOSII 13.1无法识别头文件	gothinkbig 2016-4-9	12319	李龙威 2016-4-13 15:34
[求助] FPGA如何下载才能掉电不消失啊	253577147 2016-4-5	62670	李龙威 2016-4-13 14:34
[求助] 求Verilog的PID代码	liguiyang 2016-3-31	12383	李龙威 2016-4-13 14:30
[求助] 一个简单的问题求解	chang75161 2016-4-6	32145	李龙威 2016-4-13 14:12
[求助] 跪求spi flash控制器的Verilog代码，谢谢	IC灬CPU 2016-4-6	42636	李龙威 2016-4-13 14:11
[求助] 新手做FPGA+dsp+arm综合系统的项目，诚恳求赐教 ...2	米女 2015-3-16	147484	e_donkey 2016-4-13 13:46
[求助] 设计前怎样评估FPGA资源是否够用？ ...2	jlfeieee 2011-6-17	1510993	李龙威 2016-4-13 13:41
[求助] 求教，用AD画FPGA最小系统原理图的各种元件库	EricTT 2016-4-12	33259	李龙威 2016-4-13 11:23
[原创] 在虚拟机64 位ubuntu系统上安装DC	huashuokey 2016-4-11	22863	李龙威 2016-4-13 11:15
[求助] 【求助】各位大神，走过路过不要错过，群听，开源逻辑综合工具，HDL中间形式，AST树 - [悬赏 500 信元资产]	DYQLET01 2016-4-11	22350	DYQLET01 2016-4-13 11:04
[求助] 菜鸟求助，这样的逻辑应该怎么实现	eda—wdy 2016-4-11	52900	杰克淡定 2016-4-13 09:53
[原创] 关于XP1052 PCIE主模式DMA（BMD）	luminate 2016-4-8	13172	woaidianzi90 2016-4-13 08:49
[求助] 请教，FPGA用双口RAM做图像降帧的问题	wudfwesker 2016-4-12	02346	wudfwesker 2016-4-12 22:00
[求助] SPARTAN6_DDR2 读写数据总是丢数据	yanguestc 2016-4-12	02497	yanguestc 2016-4-12 21:10
[讨论] 一个vhdl工程，实体和构造体可以分成两个文件写吗?	szq187 2016-4-12	01792	szq187 2016-4-12 20:38

1 ... 345 346 347 348349350 351 352 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31358|排名: 13

快速发帖

浏览过的版块

站长推荐 /1