数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31358|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 342 343 344 345346347 348 349 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ise 的比较器ip核叫什么啊？	a1026857881 2016-4-15	32852	yazixiaowo 2016-4-29 19:15
[求助] 求助一个有关xilinx时序约束的问题	风中飞 2016-4-15	33031	fascinate_lyd 2016-4-29 15:29
[求助] FPGA实现bpsk的解调中的问题，求助各路大神	阿泰-0574 2014-6-25	74820	zhang3wood 2016-4-29 14:58
[招聘] 寻找decimation filter的专家，私活报酬丰厚	dongtcry 2016-4-28	33264	upsingmen 2016-4-29 14:00
[讨论] FPGA 一个控制器硬核挂两个DDR芯片	nothing92 2016-4-26	73573	nothing92 2016-4-29 13:36
[求助] 求quartusII15.1的license	typen 2016-4-29	02394	typen 2016-4-29 10:48
[求助] 实际工程开发用fpga开发板还是fpga芯片	ll1057126122 2014-12-5	73414	typen 2016-4-29 10:43
[求助] OFFSET IN约束不满足，应该如何处理 - [已解决]	fanny_haiyun 2014-8-7	108216	typen 2016-4-29 10:31
[求助] 前段和后端都主要是做哪些事情呢？测试和验证有什么区别呢？？	253577147 2016-4-16	53771	typen 2016-4-29 10:28
[求助] 求助chipscope时钟问题	feiyangbaxia 2016-4-25	33165	typen 2016-4-29 10:10
[原创] FPGA+arm11+ddr3各类开发板定制	sjzaly 2016-4-29	01696	sjzaly 2016-4-29 10:08
[求助] 关于图像信号VCS仿真的问题	yangxueboily 2016-4-25	33086	yangxueboily 2016-4-29 08:27
[求助] nand flash	rgki_324 2016-4-18	22326	kka 2016-4-28 22:23
[求助] 请问zynq开发板使用ps端的时钟怎么设置约束？	jeoy_z 2016-4-28	02449	jeoy_z 2016-4-28 21:25
[原创] design of UART---FPGA	vitus_wei 2016-4-28	02379	vitus_wei 2016-4-28 14:56
[求助] 大家如何了解標準	glenrice 2016-4-25	41946	kka 2016-4-28 09:03
[求助] 请教有关debussy混合仿真的问题	baobao697841 2016-4-27	11697	baobao697841 2016-4-27 17:25
[求助] 关于非阻塞赋值和begin end块的问题 ...2	qianyuji 2014-9-20	178099	ltshan 2016-4-27 16:10
[原创] iopad实例化文件作为顶层加入dc后，时序约束该怎样写呢？求大神！	liuhanic 2016-4-27	02409	liuhanic 2016-4-27 15:11
[求助] 以太网MII接口调试问题！！	YMXWENQING 2016-4-25	12613	qqiummo 2016-4-27 14:01
[求助] 求大神帮忙看看代码，好人一生平安，谢谢！	Chris_X 2016-4-26	12645	haimo 2016-4-27 10:04
[求助] 关于系统写命令的疑问($fwrite, $fdisplay)	zhang_peng 2016-4-26	34641	haimo 2016-4-27 09:53
[求助] Vivado2015.4中如何在Verilog设计中加入edf模块	71875456 2016-4-26	12988	71875456 2016-4-27 08:51
[求助] 高价求网DVB-T demodulator IP 源码	sz0832 2016-3-6	62290	jacobshen 2016-4-26 22:03
[原创] 感谢伟大的EETOP	cctabps 2016-4-26	22063	jackzhang 2016-4-26 20:05
[求助] 请问verilog中的“#”和systemverilog中的“##”区别是啥？	wyj_whu 2012-2-17	57575	嘎子 2016-4-26 19:33
[求助] 求助pad到第一级寄存器的时序不满足，应该怎样处理？？？ - [悬赏 30 信元资产]	风中飞 2016-4-22	43160	atomdust 2016-4-26 17:51
[求助] FPGA通用IO输出一般是3.3V,我想换成2.5V,影响大么	EricTT 2016-4-18	42855	sisyphus77 2016-4-26 17:40
[讨论] PCIe DMA方式传输数据	ainolike 2016-4-22	22903	nbewuxian 2016-4-26 17:02
[求助] 以m序列产生随机序列后的QPSK调制问题	invoker430 2016-4-26	01896	invoker430 2016-4-26 15:25
[讨论] 例化module时端口的类型	daneast 2016-4-20	73954	daneast 2016-4-26 15:00
[讨论] Verilog testbench从文件读入数据出错的问题 ...2	xcxfly 2016-4-25	116154	xcxfly 2016-4-26 14:02
[求助] 关于verilog testbench中将多个结果写到txt文件会覆盖的问题	xcxfly 2016-4-25	32572	xcxfly 2016-4-26 14:00
[原创] 关于FPGA设计仿真和硬件实测不一致问题的讨论精华3 ...2 3 4 5 6	ertss 2011-10-28	5434996	菜鸟要飞 2016-4-26 13:12
[求助] 【求助】我一个账号的密码提示问题不知道了，现在进不来，大家能不能告诉我该怎么解决	cctabps 2016-4-25	11892	cctabps 2016-4-25 20:56

1 ... 342 343 344 345346347 348 349 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31358|排名: 13

快速发帖

浏览过的版块

站长推荐 /1