求助一个有关xilinx时序约束的问题

风中飞 · 发表于 2016-4-15 23:34:32

您需要登录才可以下载或查看，没有账号？注册

x

各位好，初学者问一个比较低端的问题，今天看了一些时序约束的知识，不明白用offsets before进行输入约束时这个offset值是怎样算出来的？

typen · 发表于 2016-4-29 10:50:20

回复 1# 风中飞

这个约束要看你跟什么芯片接

huster · 发表于 2016-4-29 15:18:22

看你接其他芯片的输出延迟在加上时钟频率来确定。比如时钟频率100MHz，其他芯片输出给FPGA的输出延迟为6ns，则FPGA的offset before不得少于4ns。这里假定理想状况，FPGA和外部芯片的时钟同源，且时钟到达FPGA和外部芯片的相位完全相同。

fascinate_lyd · 发表于 2016-4-29 15:29:21

楼上正解。输入输出offset与线长及时钟有关，这个可以和硬件PCB工程师沟通，自然会了解。

[求助] 求助一个有关xilinx时序约束的问题