在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2484|回复: 1

[原创] 关于XP1052 PCIE主模式DMA(BMD)

[复制链接]
发表于 2016-4-8 14:54:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我发这贴纯是为了泄愤拉仇恨。之前看了论坛上一帮人忽悠这个例子有多难,多难改。但是我就一周弄懂PIO,一周理解PIO的tb,然后今天看XP1052。
我的问题是,到底难到哪?几K行的代码是难点?verilog的代码风格本来就不精简,去掉端口定义这几K行的代码到底难道哪?
我觉得,诸位夸大PCIE例程的难度无非是以下几点原因:
(1)Verilog 仿真不过关,不用说验证,就是仿真,verilog语法本身就没掌握好(暂不提SV)。只要把PIO的仿真TASK搞懂,后面的问题都好解决。
(2)Xilinx写这例程的人能力确实很强,但是看他代码有一股糊弄的气息,通篇一段式状态机,所以容易把人看晕。
       但是人家注释写的很完整啊,代码看不懂不会看注释啊。
(3)综上,仿真和代码结合看,没必要全看,很快就理清思路。
(4) 因为X家的那位工程师秉承着糊弄老板的心态着急忙慌写出这么个例程,我认为根本就不是跟人该的,虽然文档上说可以用他例程做为一个start point,但是我做的时候,绝对不会完全再那个基础上改,有些地方我看不惯。

最后,恳请诸位千万别再散播恐慌情绪了。我仅代表众多受害者之一,你们这样搞会吓到后来人的,搞点破技术(虽然不挣钱),没必要像是炒股票炒楼市那么惊慌,OK?
发表于 2016-4-13 08:49:16 | 显示全部楼层
鄙视你
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:27 , Processed in 0.017332 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表