Verilog中输出函数$fdisplay，结果txt中没有数据

上官紫虞

initial
begin
       dataout_flag = $fopen("data_out.txt","w");
end
always @(posedge clk)

if(dataout_en)
  $fdisplay(dataout_flag,"%d",data_out);
这个仿真波形中使能和数据都有，但是txt文件中没有数据。
always @(posedge clk)

if(dataout_en)
  $fdisplay(dataout_flag,"%d",$signed(data_out));
如果改成这样，txt中就有数据了，但是data_out是无符号数据，所以继续修改：
always @(posedge clk)

if(dataout_en)
  $fdisplay(dataout_flag,"%d",$unsigned(data_out));
改成这样又没有数据了，这是什么原因，请大神指教！

上官紫虞

怎么没有人啊，好桑心

李龙威

回复 1# 上官紫虞


    不知道你这啥原因，初学display我都在窗口显了

上官紫虞

回复 3# 李龙威


    之前的代码都可以显示，就是这个代码不显示，我也不清楚是什么原因，所以想请问下

杰克淡定

初步看，楼主的写法不存在问题。查查其他原因，这几条语句是否还包含在其他条件或者define之下，导致没有执行什么的

ltshan

ok， 如果想要写入无符号数据  可以将$display中的 %d 改成 %u 试试

上官紫虞

回复 5# 杰克淡定


    应该不会导致没执行啊，如果是的话，为什么改成有符号输出就可以了呢

上官紫虞

回复 6# ltshan


    好的，多谢指教，我试试，非常感谢

ever4ever

我之前好像是用fwrite的

上官紫虞

回复 9# ever4ever


    我也使用了fwrite，但是最后的现象和fdisplay是一样的